Weekday (YC W21)
Weekday (YC W21)
11 – 50 Anställda
HR-teknikKonsultverksamhetSaaS
Weekday (YC W21) är en Indienfokuserad rekryteringsplattform inom HR-teknik och SaaS. Plattformen kombinerar AI-drivna verktyg med en omfattande kandidatdatabas för att hjälpa företag att hitta och kontakta talanger genom proaktiv kommunikation. Den stöder kommunikation via e-post, WhatsApp och telefon och ger samtidigt kandidater ett enkelt sätt att upptäcka och söka lediga tjänster.

FPGA-ingenjör inom chipdesign (distans, Indien)

Bygg utvärderingar av chipdesign och referens-RTL för AI-system, och granska verifiering, timing, syntes och PPA genom halvledarflöden. Tjänsten är på distans och baserad i Indien.

Beskrivning

  • Skapa praktiska utvärderingar inom RTL-design, verifiering, syntes, fysisk design och sign-off.
  • Utveckla referensdesigner i Verilog, SystemVerilog eller VHDL med testbänkar, begränsningar och förväntade resultat.
  • Fastställ betygskriterier och valideringsmetoder som motsvarar professionell ingenjörspraxis.
  • Granska RTL, testbänkar, hårdvarudesigner och implementeringsresultat från AI för funktionsfel och konstruktionsbrister.
  • Undersök verifieringsfel, luckor i täckningen, timingöverträdelser och ineffektiva avvägningar mellan effekt, prestanda och area.
  • Bedöm designer utifrån korrekthet, timingkrav, resursanvändning och implementeringskvalitet.
  • Sätt upp och underhåll EDA-miljöer där AI-agenter kan köra realistiska chipdesignflöden.
  • Använd relevanta verktyg som Synopsys, Cadence, Siemens, AMD/Xilinx Vivado och Intel Quartus.
  • Skapa utvärderingar av synteskvalitet, place-and-route-resultat, statisk timinganalys och timing closure.
  • Omvandla återkommande fel från AI-agenter till nya utvärderingsfall och successivt svårare ingenjörsuppgifter.
  • Samarbeta med teknik- och forskarteam för att förbättra utvärderingsmiljöer, testmetoder och tekniska riktmärken.
  • Automatisera designflöden, tester och resultatanalys med skriptspråk.
  • Dokumentera referenslösningar, designantaganden, felutfall och utvärderingsmetoder.

Krav

  • Ha 3–5 års praktisk erfarenhet av ASIC- eller FPGA-design, helst från flera steg i det digitala designflödet.
  • Ha en B.E., B.Tech eller M.Tech inom elektroteknik, elektronik, VLSI eller ett närliggande område.
  • Ha gedigna RTL-kunskaper i Verilog, SystemVerilog eller VHDL.
  • Ha praktisk erfarenhet av designverifiering, inklusive utveckling av testbänkar, felsökning, täckningsanalys och UVM eller liknande metoder.
  • Känna till EDA-verktyg och arbetsflöden från Synopsys, Cadence, Siemens, AMD/Xilinx eller Intel.
  • Förstå logiksyntes, place-and-route, statisk timinganalys, timingbegränsningar och timing closure.
  • Göra välgrundade tekniska avvägningar mellan effekt, prestanda och area (PPA).
  • Ha drivit minst ett projekt från specifikation till implementering eller tape-out.
  • Ha god förmåga att felsöka, analysera och lösa problem samt kunna förklara tydligt varför en design godkänns eller underkänns.
  • Erfarenhet av Python, Tcl eller Perl för automatisering av designflöden är meriterande.
  • Kunskap om verktyg med öppen källkod som Yosys, OpenROAD, Verilator eller cocotb är meriterande.
  • Intresse för AI-utvärderingar inom teknik, miljöer för förstärkningsinlärning eller efterträning av modeller är välkommet men inget krav.

Relaterade jobb

CrowdStrike

Regional försäljningschef, Chennai, Indien (distansarbete)

CrowdStrike

Led CrowdStrikes försäljning av cybersäkerhetslösningar till stora företag i Chennai och utveckla nya och befintliga kundkonton. Rollen omfattar nykundsförsäljning, förnyelser, produktanvändning och expansion genom rådgivande försäljning.

Öppna