LogoFresh Jobs Ahead
Weekday (YC W21)
Weekday (YC W21)
11 – 50 Töötajad
NõustaminePersonalitehnoloogiaSaaS
Weekday (YC W21) on Indiale keskendunud värbamisplatvorm HR-tehnoloogia ja SaaS-i valdkonnas. See ühendab tehisintellektil põhinevad tööriistad ulatusliku kandidaatide andmebaasiga, et aidata ettevõtetel talente tuvastada ja ennetava pöördumise kaudu nendega ühendust võtta. Platvorm toetab suhtlust e-posti, WhatsAppi ja telefoni teel ning pakub kandidaatidele lihtsat võimalust tööpakkumisi avastada ja neile kandideerida.
LinkedIn
Töökohad ettevõttes

FPGA-insener, kiibidisain (kaugtöö, India)

Lood kiibidisaini hindamisi ja etalon-RTL-lahendusi tehisintellektisüsteemidele ning hindad pooljuhtide töövoogudes verifitseerimist, ajastust, sünteesi ja PPA-d. Töö on kaugtööna Indias.

INIndia
1 200 000 ₹ – 2 000 000 ₹ / aasta
KaugtööTäistööaegKesktaseSeeniorNõutav Keel: ingliseRiistvarainsener
PerlPython

Kirjeldus

  • Koosta praktilisi hindamisülesandeid, mis hõlmavad RTL-disaini, verifitseerimist, sünteesi, füüsilist disaini ja lõppkontrolli.
  • Tööta välja Verilogi, SystemVerilogi või VHDL-i etalonlahendusi koos testpinkide, piirangute ja oodatavate tulemustega.
  • Määra hindamisstandardid ja valideerimisviisid, mis vastavad professionaalse inseneritöö tavadele.
  • Kontrolli tehisintellekti loodud RTL-i, testpinke, riistvaralahendusi ja teostustulemusi funktsionaalsete vigade ning disainipuuduste suhtes.
  • Uuri verifitseerimise tõrkeid, katvuse lünki, ajastusrikkumisi ning ebatõhusaid võimsuse, jõudluse ja pindala valikuid.
  • Hinda lahenduste korrektsust, ajastusnõuete täitmist, ressursikasutust ja teostuse kvaliteeti.
  • Seadista ja halda EDA-keskkondi, kus tehisintellekti agendid saavad käitada realistlikke kiibidisaini töövooge.
  • Kasuta asjakohaseid tööriistu, nagu Synopsys, Cadence, Siemens, AMD/Xilinx Vivado ja Intel Quartus.
  • Koosta hindamisi sünteesi kvaliteedi, paigutuse ja marsruutimise tulemuste, staatilise ajastusanalüüsi ning ajastuse sulgemise kohta.
  • Muuda tehisintellekti agentide korduvad vead uuteks hindamisjuhtudeks ja järk-järgult keerukamateks inseneriülesanneteks.
  • Tee koostööd inseneri- ja uurimismeeskondadega hindamiskeskkondade, testimismeetodite ja tehniliste võrdlusnäitajate täiustamiseks.
  • Automatiseeri skriptimiskeelte abil disainitöövooge, teste ja tulemuste analüüsi.
  • Dokumenteeri etalonlahendused, disainieeldused, tõrkejuhtumid ja hindamismeetodid.

Nõuded

  • Sul on 3–5 aastat praktilist ASIC- või FPGA-disaini kogemust, eelistatult digitaalse disaini töövoo mitmest etapist.
  • Sul on bakalaureuse- või magistrikraad elektrotehnika, elektroonika, VLSI või sellega seotud valdkonnas (B.E., B.Tech. või M.Tech.).
  • Sul on tugevad RTL-oskused Verilogis, SystemVerilogis või VHDL-is.
  • Sul on praktiline kogemus disaini verifitseerimisega, sealhulgas testpinkide loomise, silumise, katvuse analüüsi ning UVM-i või sarnaste meetoditega.
  • Tunned Synopsysi, Cadence'i, Siemensi, AMD/Xilinxi või Inteli EDA-tööriistu ja töövooge.
  • Mõistad loogikasünteesi, paigutust ja marsruutimist, staatilist ajastusanalüüsi, ajastuspiiranguid ning ajastuse sulgemist.
  • Teed põhjendatud inseneriotsuseid võimsuse, jõudluse ja pindala (PPA) kompromisside puhul.
  • Oled viinud vähemalt ühe projekti spetsifikatsioonist teostuse või kiibi tootmisse saatmiseni.
  • Sul on tugevad silumis-, analüüsi- ja probleemilahendusoskused ning oskad selgelt põhjendada, miks disain läbib või ei läbi hindamist.
  • Python, Tcl või Perl disainitöövoogude automatiseerimiseks tuleb kasuks.
  • Avatud lähtekoodiga tööriistade, nagu Yosysi, OpenROAD-i, Verilatori või cocotb tundmine on eelis.
  • Huvi tehisintellekti tehniliste hindamiste, tugevdusõppe keskkondade või mudelite järeltreeningu vastu on teretulnud, kuid pole nõutav.

Seotud töökohad