FPGA工程师，芯片设计（印度远程）
为人工智能系统构建芯片设计评测和参考RTL，审查半导体工作流程中的验证、时序、综合及PPA。 该远程职位工作地点位于印度。
描述
- 设计涵盖RTL设计、验证、综合、物理设计和签核的实用评测。
- 使用Verilog、SystemVerilog或VHDL开发参考设计，并编写测试平台、约束和预期输出。
- 制定符合专业工程实践的评分标准和验证方法。
- 检查AI生成的RTL、测试平台、硬件设计及实现结果，发现功能错误和设计缺陷。
- 调查验证失败、覆盖率缺口、时序违规，以及功耗、性能和面积方面的低效设计选择。
- 评估设计的正确性、时序合规性、资源使用情况和实现质量。
- 搭建并维护EDA环境，让AI代理能够运行真实的芯片设计流程。
- 使用Synopsys、Cadence、Siemens、AMD/Xilinx Vivado和Intel Quartus等相关工具。
- 针对综合质量、布局布线结果、静态时序分析和时序收敛创建评测。
- 将AI代理反复出现的错误转化为新的评测案例和难度逐步提高的工程任务。
- 与工程和研究团队合作，改进评测环境、测试方法和技术基准。
- 使用脚本语言自动化设计流程、测试和结果分析。
- 记录参考解答、设计假设、失败案例和评测方法。
任职要求
- 具备3至5年ASIC或FPGA实际设计经验，最好熟悉数字设计流程的多个阶段。
- 拥有电气工程、电子工程、VLSI或相关专业的B.E.、B.Tech或M.Tech学位。
- 精通Verilog、SystemVerilog或VHDL RTL设计。
- 具备实际设计验证经验，包括测试平台开发、调试、覆盖率分析，以及UVM或类似方法。
- 熟悉Synopsys、Cadence、Siemens、AMD/Xilinx或Intel的EDA工具和工作流程。
- 理解逻辑综合、布局布线、静态时序分析、时序约束和时序收敛。
- 能够对功耗、性能和面积（PPA）权衡做出合理的工程判断。
- 至少完成过一个从规格定义到实现或流片的项目。
- 具备出色的调试、分析和问题解决能力，并能清楚说明设计通过或失败的原因。
- 具备使用Python、Tcl或Perl自动化设计流程的经验者优先。
- 熟悉Yosys、OpenROAD、Verilator或cocotb等开源工具者优先。
- 欢迎对AI工程评测、强化学习环境或模型后训练感兴趣，但这不是必需条件。