Weekday (YC W21) ialah platform pengambilan pekerja yang berfokus pada India dalam bidang teknologi sumber manusia dan SaaS. Platform ini menggabungkan alat berasaskan AI dengan pangkalan data calon yang luas untuk membantu syarikat mengenal pasti dan mendekati bakat melalui jangkauan proaktif. Platform ini menyokong komunikasi melalui e-mel, WhatsApp dan telefon, di samping menyediakan cara yang mudah untuk calon mencari dan memohon jawatan.
Jurutera FPGA, Reka Bentuk Cip (Jarak Jauh, India)
Membangunkan penilaian reka bentuk cip dan RTL rujukan untuk sistem AI, serta menyemak pengesahan, pemasaan, sintesis dan PPA merentas aliran kerja semikonduktor. Jawatan jarak jauh ini berpangkalan di India.
India₹1,200,000 – ₹2,000,000 / tahun
Jarak jauhSepenuh masaPertengahanSeniorBahasa Diperlukan: InggerisJurutera perkakasanPenerangan
- Mewujudkan penilaian praktikal yang merangkumi reka bentuk RTL, pengesahan, sintesis, reka bentuk fizikal dan sign-off.
- Membangunkan reka bentuk rujukan dalam Verilog, SystemVerilog atau VHDL, lengkap dengan testbench, kekangan dan output yang dijangka.
- Menetapkan piawaian pemarkahan dan pendekatan pengesahan yang selaras dengan amalan kejuruteraan profesional.
- Memeriksa RTL, testbench, reka bentuk perkakasan dan output pelaksanaan yang dihasilkan AI untuk mengesan ralat fungsi serta kelemahan reka bentuk.
- Menyiasat kegagalan pengesahan, jurang liputan, pelanggaran pemasaan dan pilihan kuasa, prestasi serta keluasan cip yang tidak cekap.
- Menilai reka bentuk dari segi ketepatan, pematuhan pemasaan, penggunaan sumber dan kualiti pelaksanaan.
- Menyediakan dan menyelenggara persekitaran EDA agar ejen AI dapat menjalankan aliran reka bentuk cip yang realistik.
- Menggunakan alat yang berkaitan seperti Synopsys, Cadence, Siemens, AMD/Xilinx Vivado dan Intel Quartus.
- Mewujudkan penilaian bagi kualiti sintesis, hasil place-and-route, analisis pemasaan statik dan penutupan pemasaan.
- Menukarkan ralat ejen AI yang berulang kepada kes penilaian baharu dan tugasan kejuruteraan yang semakin mencabar.
- Bekerjasama dengan pasukan kejuruteraan dan penyelidikan untuk memperkukuh persekitaran penilaian, kaedah ujian dan penanda aras teknikal.
- Mengautomatikkan aliran reka bentuk, ujian dan analisis hasil menggunakan bahasa skrip.
- Merekodkan penyelesaian rujukan, andaian reka bentuk, kes kegagalan dan kaedah penilaian.
Keperluan
- Mempunyai pengalaman praktikal 3–5 tahun dalam reka bentuk ASIC atau FPGA, sebaik-baiknya merangkumi beberapa peringkat aliran reka bentuk digital.
- Memiliki ijazah B.E., B.Tech atau M.Tech dalam Kejuruteraan Elektrik, Kejuruteraan Elektronik, VLSI atau bidang berkaitan.
- Mempunyai kemahiran RTL yang kukuh dalam Verilog, SystemVerilog atau VHDL.
- Mempunyai pengalaman langsung dalam pengesahan reka bentuk, termasuk pembangunan testbench, penyahpepijatan, analisis liputan dan UVM atau kaedah yang serupa.
- Mahir dengan alat dan aliran kerja EDA daripada Synopsys, Cadence, Siemens, AMD/Xilinx atau Intel.
- Memahami sintesis logik, place-and-route, analisis pemasaan statik, kekangan pemasaan dan penutupan pemasaan.
- Menggunakan pertimbangan kejuruteraan yang mantap untuk pertukaran antara kuasa, prestasi dan keluasan cip (PPA).
- Pernah membawa sekurang-kurangnya satu projek daripada spesifikasi hingga pelaksanaan atau tape-out.
- Mempunyai kemahiran penyahpepijatan, analisis dan penyelesaian masalah yang kukuh, serta mampu menerangkan dengan jelas sebab reka bentuk lulus atau gagal.
- Pengalaman menggunakan Python, Tcl atau Perl untuk automasi aliran reka bentuk merupakan kelebihan.
- Pengetahuan tentang alat sumber terbuka seperti Yosys, OpenROAD, Verilator atau cocotb merupakan kelebihan.
- Minat terhadap penilaian kejuruteraan AI, persekitaran pembelajaran pengukuhan atau pascapelatihan model dialu-alukan tetapi tidak diwajibkan.