Weekday (YC W21), insan kaynakları teknolojisi ve SaaS alanında Hindistan odaklı bir işe alım platformudur. Şirketlerin proaktif iletişim yoluyla yetenekleri belirlemesine ve onlarla etkileşim kurmasına yardımcı olmak için yapay zekâ destekli araçları geniş bir aday veri tabanıyla birleştirir. Platform, e-posta, WhatsApp ve telefon üzerinden iletişimi desteklerken adaylara da ilanları keşfetmek ve başvurmak için kolay bir yol sunar.
FPGA Mühendisi, Çip Tasarımı (Uzaktan, Hindistan)
Yapay zekâ sistemleri için çip tasarımı değerlendirmeleri ve referans RTL geliştirin; yarı iletken iş akışlarında doğrulama, zamanlama, sentez ve PPA süreçlerini inceleyin. Hindistan merkezli bu uzaktan rolde çalışın.
Hindistan₹1.200.000 – ₹2.000.000 / yıl
UzaktanTam zamanlıOrta seviyeKıdemliZorunlu Dil: İngilizceDonanım mühendisiAçıklama
- RTL tasarımı, doğrulama, sentez, fiziksel tasarım ve son onay süreçlerini kapsayan pratik değerlendirmeler oluşturun.
- Test düzenekleri, kısıtlar ve beklenen çıktılarla birlikte Verilog, SystemVerilog veya VHDL kullanarak referans tasarımlar geliştirin.
- Profesyonel mühendislik uygulamalarıyla uyumlu puanlama standartları ve doğrulama yaklaşımları belirleyin.
- Yapay zekâ tarafından üretilen RTL, test düzenekleri, donanım tasarımları ve uygulama çıktılarını işlevsel hatalar ve tasarım eksiklikleri açısından inceleyin.
- Doğrulama hatalarını, kapsama açıklarını, zamanlama ihlallerini ve verimsiz güç, performans ve alan tercihlerini araştırın.
- Tasarımları doğruluk, zamanlama gerekliliklerine uyum, kaynak kullanımı ve uygulama kalitesi açısından değerlendirin.
- Yapay zekâ ajanlarının gerçekçi çip tasarımı iş akışlarını yürütebileceği EDA ortamları kurun ve sürdürülebilirliğini sağlayın.
- Synopsys, Cadence, Siemens, AMD/Xilinx Vivado ve Intel Quartus gibi ilgili araçları kullanın.
- Sentez kalitesi, yerleştirme ve yönlendirme sonuçları, statik zamanlama analizi ve zamanlama kapanışı için değerlendirmeler oluşturun.
- Tekrarlanan yapay zekâ ajanı hatalarını yeni değerlendirme senaryolarına ve giderek zorlaşan mühendislik görevlerine dönüştürün.
- Değerlendirme ortamlarını, test yöntemlerini ve teknik kıyaslamaları güçlendirmek için mühendislik ve araştırma ekipleriyle iş birliği yapın.
- Betik dilleriyle tasarım iş akışlarını, testleri ve sonuç analizini otomatikleştirin.
- Referans çözümleri, tasarım varsayımlarını, hata senaryolarını ve değerlendirme yöntemlerini kaydedin.
Gereksinimler
- Dijital tasarım akışının birden fazla aşamasını kapsaması tercihen 3–5 yıllık uygulamalı ASIC veya FPGA tasarım deneyimine sahip olun.
- Elektrik Mühendisliği, Elektronik Mühendisliği, VLSI veya ilgili bir alanda B.E., B.Tech ya da M.Tech derecesine sahip olun.
- Verilog, SystemVerilog veya VHDL alanlarında güçlü RTL becerilerine sahip olun.
- Test düzeneği geliştirme, hata ayıklama, kapsama analizi ve UVM ya da benzer yöntemleri içeren uygulamalı tasarım doğrulama deneyiminiz olsun.
- Synopsys, Cadence, Siemens, AMD/Xilinx veya Intel EDA araçlarına ve iş akışlarına aşina olun.
- Mantık sentezi, yerleştirme ve yönlendirme, statik zamanlama analizi, zamanlama kısıtları ve zamanlama kapanışı konularını anlayın.
- Güç, performans ve alan (PPA) ödünleşimlerinde sağlam mühendislik muhakemesi uygulayın.
- En az bir projeyi spesifikasyondan uygulamaya veya çip üretimine kadar yürütmüş olun.
- Güçlü hata ayıklama, analiz ve problem çözme becerilerine sahip olun; bir tasarımın neden başarılı veya başarısız olduğunu açıkça anlatın.
- Tasarım akışlarını otomatikleştirmek için Python, Tcl veya Perl deneyimi avantaj sağlar.
- Yosys, OpenROAD, Verilator veya cocotb gibi açık kaynaklı araçlara aşinalık faydalıdır.
- Yapay zekâ mühendisliği değerlendirmelerine, pekiştirmeli öğrenme ortamlarına veya modelin eğitim sonrası iyileştirilmesine ilgi duymak tercih sebebidir ancak zorunlu değildir.