Weekday (YC W21) — ориентированная на Индию рекрутинговая платформа в сфере HR-технологий и SaaS. Она объединяет инструменты на базе искусственного интеллекта с обширной базой кандидатов, помогая компаниям находить и привлекать специалистов с помощью проактивного взаимодействия. Платформа поддерживает общение по электронной почте, через WhatsApp и по телефону, а кандидатам предоставляет простой способ находить подходящие вакансии и откликаться на них.
Инженер FPGA по разработке микросхем (удалённо, Индия)
Создавайте оценки в области разработки микросхем и эталонный RTL для систем ИИ, проверяя верификацию, тайминги, синтез и PPA в процессах проектирования полупроводников. Удалённая работа из Индии.
Индия1 200 000 ₹ – 2 000 000 ₹ / год
УдалённоПолная занятостьСредний уровеньСтарший специалистТребуемый Язык: английскийИнженер по аппаратному обеспечениюОписание
- Создавайте практические задания по проектированию RTL, верификации, синтезу, физическому проектированию и финальной проверке.
- Разрабатывайте эталонные проекты на Verilog, SystemVerilog или VHDL с тестовыми стендами, ограничениями и ожидаемыми результатами.
- Устанавливайте критерии оценки и методы проверки, соответствующие профессиональной инженерной практике.
- Проверяйте RTL, тестовые стенды, аппаратные проекты и результаты реализации, созданные ИИ, на функциональные ошибки и недостатки проектирования.
- Исследуйте сбои верификации, пробелы в покрытии, нарушения таймингов и неэффективные решения по энергопотреблению, производительности и площади.
- Оценивайте корректность проектов, соблюдение временных ограничений, использование ресурсов и качество реализации.
- Настраивайте и поддерживайте среды EDA, в которых агенты ИИ могут запускать реалистичные процессы проектирования микросхем.
- Используйте подходящие инструменты, например Synopsys, Cadence, Siemens, AMD/Xilinx Vivado и Intel Quartus.
- Создавайте задания для оценки качества синтеза, результатов размещения и трассировки, статического анализа временных характеристик и закрытия таймингов.
- Преобразуйте повторяющиеся ошибки агентов ИИ в новые оценочные сценарии и постепенно усложняйте инженерные задания.
- Сотрудничайте с инженерными и исследовательскими командами, совершенствуя среды оценки, методы тестирования и технические бенчмарки.
- Автоматизируйте процессы проектирования, тесты и анализ результатов с помощью скриптовых языков.
- Документируйте эталонные решения, проектные допущения, случаи сбоев и методы оценки.
Требования
- Имеете 3–5 лет практического опыта проектирования ASIC или FPGA, желательно на нескольких этапах цифрового проектирования.
- Имеете степень B.E., B.Tech или M.Tech в области электротехники, электроники, VLSI или смежной дисциплины.
- Обладаете сильными навыками RTL-разработки на Verilog, SystemVerilog или VHDL.
- Имеете практический опыт верификации проектов, включая разработку тестовых стендов, отладку, анализ покрытия и применение UVM или аналогичных методов.
- Знакомы с инструментами и процессами EDA от Synopsys, Cadence, Siemens, AMD/Xilinx или Intel.
- Понимаете логический синтез, размещение и трассировку, статический анализ временных характеристик, временные ограничения и закрытие таймингов.
- Умеете грамотно оценивать компромиссы между энергопотреблением, производительностью и площадью (PPA).
- Провели как минимум один проект от спецификации до реализации или передачи в производство.
- Обладаете сильными навыками отладки, анализа и решения задач и умеете ясно объяснять, почему проект проходит проверку или не проходит её.
- Опыт работы с Python, Tcl или Perl для автоматизации проектных процессов будет преимуществом.
- Знакомство с инструментами с открытым исходным кодом, такими как Yosys, OpenROAD, Verilator или cocotb, будет полезным.
- Интерес к оценке инженерных возможностей ИИ, средам обучения с подкреплением или постобучению моделей приветствуется, но не обязателен.