Weekday (YC W21) — орієнтована на Індію рекрутингова платформа у сфері HR-технологій і SaaS. Вона поєднує інструменти на основі штучного інтелекту з великою базою кандидатів, допомагаючи компаніям знаходити й залучати фахівців завдяки проактивній взаємодії. Платформа підтримує спілкування електронною поштою, через WhatsApp і телефоном, а кандидатам пропонує простий спосіб знаходити відповідні вакансії та подавати заявки.
Інженер FPGA із проєктування мікросхем (віддалено, Індія)
Створюйте оцінювання з проєктування мікросхем і еталонний RTL для систем ШІ, перевіряючи верифікацію, таймінги, синтез і PPA у процесах розробки напівпровідників. Віддалена робота з Індії.
Індія1 200 000 ₹ – 2 000 000 ₹ / рік
ВіддаленоПовна зайнятістьСередній рівеньСтарший спеціалістОбов’язкова Мова: англійськаІнженер з апаратного забезпеченняОпис
- Створюйте практичні завдання з проєктування RTL, верифікації, синтезу, фізичного проєктування та фінальної перевірки.
- Розробляйте еталонні проєкти на Verilog, SystemVerilog або VHDL із тестовими стендами, обмеженнями та очікуваними результатами.
- Визначайте критерії оцінювання й методи перевірки, що відповідають професійній інженерній практиці.
- Перевіряйте створені ШІ RTL, тестові стенди, апаратні проєкти та результати реалізації на функціональні помилки й недоліки проєктування.
- Досліджуйте збої верифікації, прогалини в покритті, порушення таймінгів і неефективні рішення щодо енергоспоживання, продуктивності та площі.
- Оцінюйте коректність проєктів, дотримання часових обмежень, використання ресурсів і якість реалізації.
- Налаштовуйте та підтримуйте середовища EDA, у яких агенти ШІ можуть запускати реалістичні процеси проєктування мікросхем.
- Використовуйте відповідні інструменти, зокрема Synopsys, Cadence, Siemens, AMD/Xilinx Vivado та Intel Quartus.
- Створюйте завдання для оцінювання якості синтезу, результатів розміщення й трасування, статичного аналізу часових характеристик і закриття таймінгів.
- Перетворюйте типові помилки агентів ШІ на нові сценарії оцінювання та поступово ускладнюйте інженерні завдання.
- Співпрацюйте з інженерними й дослідницькими командами, щоб удосконалювати середовища оцінювання, методи тестування та технічні бенчмарки.
- Автоматизуйте процеси проєктування, тести й аналіз результатів за допомогою скриптових мов.
- Документуйте еталонні рішення, проєктні припущення, випадки збоїв і методи оцінювання.
Вимоги
- Маєте 3–5 років практичного досвіду проєктування ASIC або FPGA, бажано на кількох етапах цифрового проєктування.
- Маєте ступінь B.E., B.Tech або M.Tech з електротехніки, електроніки, VLSI чи суміжної галузі.
- Маєте сильні навички RTL-розробки на Verilog, SystemVerilog або VHDL.
- Маєте практичний досвід верифікації проєктів, зокрема розробки тестових стендів, налагодження, аналізу покриття та застосування UVM або подібних методів.
- Знайомі з інструментами й процесами EDA від Synopsys, Cadence, Siemens, AMD/Xilinx або Intel.
- Розумієте логічний синтез, розміщення й трасування, статичний аналіз часових характеристик, часові обмеження та закриття таймінгів.
- Застосовуєте зважене інженерне судження до компромісів між енергоспоживанням, продуктивністю та площею (PPA).
- Провели щонайменше один проєкт від специфікації до реалізації або передачі у виробництво.
- Маєте сильні навички налагодження, аналізу й розв’язання проблем та вмієте чітко пояснити, чому проєкт проходить перевірку або ні.
- Досвід роботи з Python, Tcl або Perl для автоматизації процесів проєктування буде перевагою.
- Знання інструментів із відкритим кодом, як-от Yosys, OpenROAD, Verilator або cocotb, буде корисним.
- Інтерес до оцінювання інженерних можливостей ШІ, середовищ навчання з підкріпленням або посттренування моделей вітається, але не є обов’язковим.