
Pre-Silicon 검증 엔지니어, PLL/FLL 클록 IP
실리콘 제작 전에 Intel PLL 및 FLL 클록 생성기 IP를 검증하고, UVM 테스트 환경을 개발하며 설계 문제를 조사합니다. 혼합 신호 검증을 주도하고 설계 팀과 협력해 IP 기능을 개선합니다.
설명
- SystemVerilog 및 UVM 테스트벤치, 검증 환경, 테스트를 구축합니다.
- 마이크로아키텍처 사양에 따라 PLL 및 FLL 클록 생성기 IP를 검증합니다.
- 여러 IP 세대에 걸쳐 검증 인프라와 방법을 유지하고 개선합니다.
- 검증 환경에서 실리콘 제작 전 발생한 문제를 조사하고 근본 원인을 파악합니다.
- 테스트 계획을 작성하고 설계 팀과 기술 검토에 참여합니다.
- 아키텍트, RTL 개발자, 아날로그 설계 팀과 협업합니다.
- AMS 시뮬레이션과 회로도 디버깅을 포함한 혼합 신호 검증을 주도합니다.
- 여러 팀이 관련된 문제를 해결합니다.
- IP 설계를 위한 아키텍처 및 마이크로아키텍처 기능을 정의하고 개선하는 데 기여합니다.
지원 자격
- 전기공학, 컴퓨터공학 또는 관련 분야 학사 학위와 관련 경력 4년 이상, 또는 석사 학위와 3년 이상, 또는 박사 학위와 1년 이상의 경력.
- UVM, SystemVerilog 및 표준 EDA 도구를 포함한 설계 검증 방법 경험 2년 이상.
- Python, Perl과 같은 스크립팅 언어 사용 경험 2년 이상.
- SystemVerilog UVM 코드 작성 및 디버깅에 대한 고급 역량.
- PLL/FLL 또는 SoC 클로킹 및 관련 RTL 개발에 대한 지식.
- 아키텍트, RTL 개발자, 아날로그 설계 팀과 협업할 수 있는 역량.
- 테스트 계획을 꼼꼼하게 문서화하고 실리콘 제작 전 문제를 디버깅하는 역량.
- 주도적인 문제 해결 및 근본 원인 분석 능력.
복리후생
- 경쟁력 있는 급여.
- 주식 보너스.
- 건강 복리후생.
- 퇴직 복리후생.
- 휴가 혜택.
- 현장 근무와 원격 근무를 병행하는 하이브리드 근무 방식.








