Intel Corporation 开发和制造计算技术，广泛应用于个人电脑、数据中心、云基础设施、边缘系统、网络和 5G 环境。其产品组合包括 Intel Core、Xeon 和 Atom 处理器，以及独立显卡、AI 加速器、硅光子、嵌入式解决方案、网络和存储技术。公司还通过软件工具和技术资源支持开发者，致力于提升性能和安全性，并推动支持 AI 的计算技术发展。
芯片流片前验证工程师，PLL/FLL 时钟 IP
在芯片流片前验证英特尔 PLL 和 FLL 时钟生成器 IP，并开发 UVM 测试环境、排查设计问题。 主导混合信号验证，并与设计团队协作完善 IP 功能。
描述
- 构建 SystemVerilog 和 UVM 测试平台、验证环境及测试用例。
- 依据微架构规范验证 PLL 和 FLL 时钟生成器 IP。
- 维护并改进不同 IP 代际的验证基础设施和方法。
- 调查并找出验证环境中流片前问题的根本原因。
- 编写测试计划，并参与与设计团队的技术评审。
- 与架构师、RTL 开发人员和模拟设计团队协作。
- 主导混合信号验证，包括 AMS 仿真和原理图调试。
- 解决涉及多个团队的问题。
- 协助定义并完善 IP 设计的架构和微架构功能。
任职要求
- 电气工程、计算机工程或相关领域学士学位，并具有至少 4 年相关经验；或硕士学位并具有至少 3 年相关经验；或博士学位并具有至少 1 年相关经验。
- 至少 2 年使用 UVM、SystemVerilog 和标准 EDA 工具等设计验证与验证方法的经验。
- 至少 2 年使用 Python、Perl 等脚本语言的经验。
- 精通 SystemVerilog UVM 代码的编写和调试。
- 熟悉 PLL/FLL 或 SoC 时钟设计及相关 RTL 开发。
- 能够与架构师、RTL 开发人员和模拟设计团队跨团队协作。
- 能够认真编写测试计划并调试流片前问题。
- 具备主动解决问题和根因分析能力。
福利待遇
- 具有竞争力的薪酬。
- 股票奖金。
- 健康福利。
- 退休福利。
- 休假福利。
- 混合办公安排，可在现场和远程办公之间分配时间。