Intel Corporation utvikler og produserer datateknologi som brukes i personlige datamaskiner, datasentre, skyinfrastruktur, kantsystemer, nettverk og 5G-miljøer. Produktporteføljen omfatter Intel Core-, Xeon- og Atom-prosessorer samt diskret grafikk, AI-akseleratorer, silisiumfotonikk, innebygde løsninger og teknologi for nettverk og lagring. Selskapet støtter også utviklere gjennom programvareverktøy og tekniske ressurser, med fokus på ytelse, sikkerhet og videreutvikling av AI-basert databehandling.
Pre-silisium-verifiseringsingeniør, PLL/FLL-klokke-IP
Verifiser Intels PLL- og FLL-klokkegenerator-IP før silisiumproduksjon ved å utvikle UVM-testmiljøer og undersøke designproblemer. Led blandet signalvalidering og samarbeid med designteam om å videreutvikle IP-funksjoner.
USA
Arizona
California
Massachusetts
Oregon
Texas122 440 $ – 172 860 $ / år
HybridHeltidMellomnivåSeniorPåkrevd Språk: engelskIngeniørBeskrivelse
- Bygg testbenker, verifiseringsmiljøer og tester i SystemVerilog og UVM.
- Verifiser PLL- og FLL-klokkegenerator-IP opp mot mikroarkitekturspesifikasjoner.
- Vedlikehold og forbedre verifiseringsinfrastruktur og metoder på tvers av IP-generasjoner.
- Undersøk og finn grunnårsakene til problemer i verifiseringsmiljøet før silisiumproduksjon.
- Skriv testplaner og delta i tekniske gjennomganger med designteam.
- Samarbeid med arkitekter, RTL-utviklere og analogdesignteam.
- Led validering av blandede signaler, inkludert AMS-simuleringer og feilsøking i skjemaer.
- Løs problemer som involverer flere team.
- Bidra til å definere og videreutvikle arkitektoniske og mikroarkitektoniske funksjoner for IP-design.
Krav
- Bachelorgrad i elektroteknikk, datateknikk eller et beslektet fagområde med minst 4 års relevant erfaring; eller mastergrad med minst 3 års erfaring; eller doktorgrad med minst 1 års erfaring.
- Minst 2 års erfaring med metoder for designverifisering og validering, inkludert UVM, SystemVerilog og standard EDA-verktøy.
- Minst 2 års erfaring med skriptspråk som Python og Perl.
- Avanserte ferdigheter i å skrive og feilsøke SystemVerilog UVM-kode.
- Kjennskap til PLL/FLL eller SoC-klokking og relatert RTL-utvikling.
- Evne til å samarbeide på tvers av team med arkitekter, RTL-utviklere og analogdesignteam.
- Nøyaktig dokumentasjon av testplaner og feilsøking av problemer før silisiumproduksjon.
- Proaktiv problemløsning og ferdigheter i å finne grunnårsaker.
Fordeler
- Konkurransedyktig lønn.
- Aksjebonuser.
- Helsefordeler.
- Pensjonsfordeler.
- Feriefordeler.
- Hybrid arbeidsordning med arbeidstid fordelt mellom arbeidsstedet og arbeid utenfor arbeidsstedet.