Intel Corporation sviluppa e produce tecnologie informatiche utilizzate nei personal computer, nei data center, nelle infrastrutture cloud, nei sistemi edge, nelle reti e negli ambienti 5G. Il suo portafoglio comprende i processori Intel Core, Xeon e Atom, oltre a soluzioni grafiche discrete, acceleratori per l’intelligenza artificiale, fotonica al silicio, soluzioni embedded e tecnologie per reti e archiviazione. L’azienda supporta inoltre gli sviluppatori attraverso strumenti software e risorse tecniche, con particolare attenzione alle prestazioni, alla sicurezza e al progresso dell’informatica basata sull’intelligenza artificiale.
Ingegnere di verifica pre-silicio per IP di clock PLL/FLL
Verifica gli IP dei generatori di clock PLL e FLL di Intel prima della produzione del silicio, sviluppando ambienti di test UVM e analizzando i problemi di progettazione. Guida la validazione a segnali misti e collabora con i team di progettazione per perfezionare le funzionalità degli IP.
Descrizione
- Sviluppare testbench, ambienti di verifica e test con SystemVerilog e UVM.
- Verificare gli IP dei generatori di clock PLL e FLL rispetto alle specifiche di microarchitettura.
- Mantenere e migliorare l’infrastruttura e i metodi di verifica tra le diverse generazioni di IP.
- Indagare e individuare le cause alla radice dei problemi pre-silicio nell’ambiente di verifica.
- Redigere piani di test e partecipare alle revisioni tecniche con i team di progettazione.
- Collaborare con architetti, sviluppatori RTL e team di progettazione analogica.
- Guidare la validazione a segnali misti, comprese le simulazioni AMS e il debug degli schemi.
- Risolvere problemi che coinvolgono più team.
- Contribuire a definire e perfezionare le funzionalità architetturali e microarchitetturali del progetto IP.
Requisiti
- Laurea in Ingegneria elettrica, Ingegneria informatica o un campo correlato e almeno 4 anni di esperienza pertinente; oppure laurea magistrale e almeno 3 anni; oppure dottorato e almeno 1 anno.
- Almeno 2 anni di esperienza nei metodi di verifica e validazione del design, inclusi UVM, SystemVerilog e strumenti EDA standard.
- Almeno 2 anni di esperienza con linguaggi di scripting come Python e Perl.
- Competenza avanzata nella scrittura e nel debug di codice UVM in SystemVerilog.
- Familiarità con PLL/FLL o con il clocking SoC e il relativo sviluppo RTL.
- Capacità di collaborare tra team con architetti, sviluppatori RTL e team di progettazione analogica.
- Documentazione accurata dei piani di test e debug dei problemi pre-silicio.
- Approccio proattivo alla risoluzione dei problemi e capacità di analisi delle cause alla radice.
Benefit
- Retribuzione competitiva.
- Bonus azionari.
- Benefit sanitari.
- Benefit pensionistici.
- Ferie.
- Modalità di lavoro ibrida, con tempo suddiviso tra lavoro in sede e da remoto.