Intel Corporation
Intel Corporation
A Intel Corporation desenvolve e fabrica tecnologias computacionais utilizadas em computadores pessoais, data centers, infraestrutura de nuvem, sistemas de edge computing, redes e ambientes 5G. Seu portfólio inclui os processadores Intel Core, Xeon e Atom, além de placas gráficas dedicadas, aceleradores de inteligência artificial, fotônica de silício, soluções embarcadas e tecnologias de rede e armazenamento. A empresa também apoia desenvolvedores por meio de ferramentas de software e recursos técnicos, com foco em desempenho, segurança e avanço da computação habilitada por inteligência artificial.

Engenheiro(a) de verificação pré-silício de IP de clock PLL/FLL

Verifica IPs de geradores de clock PLL e FLL da Intel antes da fabricação do silício, desenvolvendo ambientes de teste UVM e investigando problemas de projeto. Lidera a validação de sinais mistos e trabalha com as equipes de projeto para aprimorar os recursos da IP.

Descrição

  • Desenvolver testbenches, ambientes de verificação e testes com SystemVerilog e UVM.
  • Verificar IPs de geradores de clock PLL e FLL em relação às especificações de microarquitetura.
  • Manter e aprimorar a infraestrutura e os métodos de verificação entre diferentes gerações de IP.
  • Investigar e identificar as causas-raiz de problemas pré-silício no ambiente de verificação.
  • Elaborar planos de teste e participar de revisões técnicas com as equipes de projeto.
  • Trabalhar com arquitetos, desenvolvedores de RTL e equipes de projeto analógico.
  • Liderar a validação de sinais mistos, incluindo simulações AMS e depuração de esquemáticos.
  • Resolver problemas que envolvam várias equipes.
  • Ajudar a definir e aprimorar recursos arquiteturais e microarquiteturais do projeto de IP.

Requisitos

  • Bacharelado em Engenharia Elétrica, Engenharia da Computação ou área relacionada e pelo menos 4 anos de experiência relevante; ou mestrado e pelo menos 3 anos; ou doutorado e pelo menos 1 ano.
  • Pelo menos 2 anos de experiência com métodos de verificação e validação de projetos, incluindo UVM, SystemVerilog e ferramentas EDA padrão.
  • Pelo menos 2 anos de experiência com linguagens de script, como Python e Perl.
  • Conhecimento avançado em escrever e depurar código UVM em SystemVerilog.
  • Familiaridade com PLL/FLL ou clocking de SoC e desenvolvimento de RTL relacionado.
  • Capacidade de trabalhar entre equipes com arquitetos, desenvolvedores de RTL e equipes de projeto analógico.
  • Documentação cuidadosa de planos de teste e depuração de problemas pré-silício.
  • Iniciativa na resolução de problemas e habilidades de análise de causa-raiz.

Benefícios

  • Remuneração competitiva.
  • Bônus em ações.
  • Benefícios de saúde.
  • Benefícios de aposentadoria.
  • Benefícios de férias.
  • Modelo de trabalho híbrido, com divisão do tempo entre trabalho presencial e remoto.

Vagas relacionadas

HP France

Engenheiro líder de DevOps em nuvem

HP France

Lidere as operações em nuvem e DevSecOps das plataformas de integração empresarial e inteligência artificial generativa da HP. Oriente as equipes de engenharia de infraestrutura e plataformas.

Abrir
Blockdaemon

Engenheiro(a) de confiabilidade de sites, infraestrutura multicloud

Blockdaemon

Proteja e mantenha a infraestrutura da Blockdaemon na AWS, GCP e Azure, com responsabilidade por Kubernetes, segurança de redes, infraestrutura como código, observabilidade e resposta a incidentes.

Abrir
MTN Uganda

Gerente de provisões IFRS 9, rentabilidade e apetite ao risco

MTN Uganda
1.001 – 5.000 Funcionários
B2CFintechTelecomunicações

Lidera as provisões para perdas de crédito IFRS 9 da MTN África do Sul, a modelagem de rentabilidade e as análises de apetite ao risco de crédito. Também supervisiona orçamento, auditorias, projetos e a equipe de analytics de crédito.

Abrir