Intel Corporation разработва и произвежда компютърни технологии, използвани в персонални компютри, центрове за данни, облачна инфраструктура, периферни системи, мрежи и 5G среди. Портфолиото ѝ включва процесорите Intel Core, Xeon и Atom, както и дискретни графични решения, ускорители за изкуствен интелект, силициева фотоника, вградени решения и технологии за мрежи и съхранение на данни. Компанията подкрепя разработчиците чрез софтуерни инструменти и технически ресурси, като се фокусира върху производителността, сигурността и развитието на изчислителни технологии с изкуствен интелект.
Инженер по верификация преди производството на чипове, PLL/FLL IP за тактови сигнали
Верифицирайте IP блокове на Intel PLL и FLL за генериране на тактови сигнали преди производството на чипове, разработвайте UVM тестови среди и проучвайте проблеми в дизайна. Ръководете смесено-сигналната валидация и работете с екипите по дизайн за усъвършенстване на функциите на IP блоковете.
Описание
- Създавайте тестови стендове, среди за верификация и тестове със SystemVerilog и UVM.
- Верифицирайте IP блокове PLL и FLL за генериране на тактови сигнали спрямо спецификациите на микроархитектурата.
- Поддържайте и усъвършенствайте инфраструктурата и методите за верификация при различните поколения IP блокове.
- Проучвайте проблеми в средата за верификация преди производството на чипове и установявайте първопричините им.
- Изготвяйте тестови планове и участвайте в технически прегледи с екипите по дизайн.
- Работете с архитекти, RTL разработчици и екипи по аналогов дизайн.
- Ръководете смесено-сигналната валидация, включително AMS симулации и отстраняване на проблеми в схеми.
- Решавайте проблеми, в които участват няколко екипа.
- Помагайте при определянето и усъвършенстването на архитектурните и микроархитектурните функции при дизайна на IP блокове.
Изисквания
- Бакалавърска степен по електротехника, компютърно инженерство или сродна област и поне 4 години релевантен опит; или магистърска степен и поне 3 години опит; или докторска степен и поне 1 година опит.
- Поне 2 години опит с методи за верификация и валидация на дизайни, включително UVM, SystemVerilog и стандартни EDA инструменти.
- Поне 2 години опит с езици за скриптове като Python и Perl.
- Напреднали умения за писане и отстраняване на грешки в SystemVerilog UVM код.
- Познаване на PLL/FLL или тактови системи за SoC и свързаната RTL разработка.
- Умение за работа с архитекти, RTL разработчици и екипи по аналогов дизайн.
- Прецизно документиране на тестови планове и отстраняване на проблеми преди производството на чипове.
- Проактивно решаване на проблеми и анализ на първопричините.
Придобивки
- Конкурентно възнаграждение.
- Бонуси под формата на акции.
- Здравни придобивки.
- Придобивки за пенсиониране.
- Придобивки за отпуск.
- Хибриден режим на работа с разпределение на времето между работа на място и извън офиса.