Intel Corporation opracowuje i produkuje technologie obliczeniowe wykorzystywane w komputerach osobistych, centrach danych, infrastrukturze chmurowej, systemach brzegowych, sieciach oraz środowiskach 5G. Portfolio firmy obejmuje procesory Intel Core, Xeon i Atom, układy graficzne, akceleratory sztucznej inteligencji, fotonikę krzemową, rozwiązania wbudowane, a także technologie sieciowe i pamięci masowej. Firma wspiera również deweloperów za pomocą narzędzi programistycznych i zasobów technicznych, koncentrując się na wydajności, bezpieczeństwie oraz rozwoju obliczeń wykorzystujących sztuczną inteligencję.
Inżynier weryfikacji przed krzemem układów PLL/FLL IP do generowania zegara
Weryfikuj układy IP Intel PLL i FLL do generowania zegara przed produkcją krzemu, opracowując środowiska testowe UVM i badając problemy projektowe. Prowadź walidację mieszanych sygnałów i współpracuj z zespołami projektowymi nad udoskonalaniem funkcji IP.
Opis
- Twórz stanowiska testowe, środowiska weryfikacyjne i testy w językach SystemVerilog oraz UVM.
- Weryfikuj układy IP PLL i FLL do generowania zegara pod kątem zgodności ze specyfikacjami mikroarchitektury.
- Utrzymuj i usprawniaj infrastrukturę oraz metody weryfikacji dla kolejnych generacji IP.
- Badaj problemy w środowisku weryfikacyjnym przed produkcją krzemu i ustalaj ich przyczyny źródłowe.
- Opracowuj plany testów i uczestnicz w przeglądach technicznych z zespołami projektowymi.
- Współpracuj z architektami, programistami RTL i zespołami projektowania analogowego.
- Prowadź walidację mieszanych sygnałów, w tym symulacje AMS i debugowanie schematów.
- Rozwiązuj problemy wymagające współpracy wielu zespołów.
- Pomagaj określać i dopracowywać funkcje architektoniczne oraz mikroarchitektoniczne dla projektowania IP.
Wymagania
- Tytuł licencjata z elektrotechniki, inżynierii komputerowej lub pokrewnej dziedziny oraz co najmniej 4 lata odpowiedniego doświadczenia; albo tytuł magistra i co najmniej 3 lata doświadczenia; albo stopień doktora i co najmniej 1 rok doświadczenia.
- Co najmniej 2 lata doświadczenia w metodach weryfikacji i walidacji projektów, w tym UVM, SystemVerilog i standardowych narzędziach EDA.
- Co najmniej 2 lata doświadczenia w używaniu języków skryptowych, takich jak Python i Perl.
- Zaawansowane umiejętności pisania i debugowania kodu SystemVerilog UVM.
- Znajomość PLL/FLL lub taktowania układów SoC oraz powiązanego rozwoju RTL.
- Umiejętność współpracy między zespołami architektów, programistów RTL i projektantów analogowych.
- Dokładne dokumentowanie planów testów i debugowanie problemów przed produkcją krzemu.
- Umiejętność proaktywnego rozwiązywania problemów i analizy przyczyn źródłowych.
Benefity
- Konkurencyjne wynagrodzenie.
- Premie w formie akcji.
- Świadczenia zdrowotne.
- Świadczenia emerytalne.
- Świadczenia urlopowe.
- Hybrydowy model pracy, obejmujący pracę na miejscu i poza biurem.