Intel Corporation 開發並製造廣泛應用於個人電腦、資料中心、雲端基礎架構、邊緣系統、網路及 5G 環境的運算技術。其產品組合包括 Intel Core、Xeon 和 Atom 處理器，以及獨立顯示卡、AI 加速器、矽光子、嵌入式解決方案、網路與儲存技術。公司也透過軟體工具和技術資源支援開發者，專注於提升效能與安全性，並推動具備 AI 能力的運算技術發展。
晶片投片前驗證工程師，PLL/FLL 時鐘 IP
在晶片投片前驗證 Intel PLL 與 FLL 時鐘產生器 IP，開發 UVM 測試環境並調查設計問題。 主導混合訊號驗證，並與設計團隊合作完善 IP 功能。
說明
- 建置 SystemVerilog 與 UVM 測試平台、驗證環境及測試案例。
- 依據微架構規格驗證 PLL 與 FLL 時鐘產生器 IP。
- 維護並改善不同 IP 世代的驗證基礎架構與方法。
- 調查並找出驗證環境中投片前問題的根本原因。
- 撰寫測試計畫，並參與與設計團隊的技術審查。
- 與架構師、RTL 開發人員及類比設計團隊合作。
- 主導混合訊號驗證，包括 AMS 模擬與電路圖除錯。
- 解決涉及多個團隊的問題。
- 協助定義並完善 IP 設計的架構與微架構功能。
職位要求
- 電機工程、電腦工程或相關領域學士學位，並具至少 4 年相關經驗；或碩士學位並具至少 3 年相關經驗；或博士學位並具至少 1 年相關經驗。
- 至少 2 年使用 UVM、SystemVerilog 及標準 EDA 工具等設計驗證方法的經驗。
- 至少 2 年使用 Python、Perl 等指令碼語言的經驗。
- 精通 SystemVerilog UVM 程式碼的撰寫與除錯。
- 熟悉 PLL/FLL 或 SoC 時鐘設計及相關 RTL 開發。
- 能與架構師、RTL 開發人員及類比設計團隊跨團隊合作。
- 能仔細撰寫測試計畫並除錯投片前問題。
- 具備主動解決問題及根因分析能力。
福利待遇
- 具競爭力的薪酬。
- 股票獎金。
- 健康福利。
- 退休福利。
- 休假福利。
- 混合辦公安排，可分配時間於辦公地點及遠端工作。