Intel Corporation разрабатывает и производит вычислительные технологии для персональных компьютеров, центров обработки данных, облачной инфраструктуры, периферийных систем, сетей и сред 5G. В портфель компании входят процессоры Intel Core, Xeon и Atom, дискретная графика, ускорители искусственного интеллекта, кремниевая фотоника, встраиваемые решения, а также технологии сетевого взаимодействия и хранения данных. Intel также поддерживает разработчиков с помощью программных инструментов и технических ресурсов, уделяя особое внимание производительности, безопасности и развитию вычислений с поддержкой искусственного интеллекта.
Инженер по предкремниевой верификации PLL/FLL IP тактовых генераторов
Проводить верификацию IP-блоков тактовых генераторов Intel на базе PLL и FLL до изготовления кристалла, разрабатывать UVM-тестовые среды и исследовать проблемы проектирования. Руководить смешанной сигнальной валидацией и взаимодействовать с командами проектирования для доработки функций IP.
Описание
- Разрабатывать тестовые стенды, среды верификации и тесты на SystemVerilog и UVM.
- Проверять IP-блоки тактовых генераторов PLL и FLL на соответствие спецификациям микроархитектуры.
- Поддерживать и совершенствовать инфраструктуру и методы верификации для разных поколений IP.
- Исследовать проблемы в среде верификации до изготовления кристалла и выявлять их первопричины.
- Составлять планы тестирования и участвовать в технических проверках с командами проектирования.
- Работать с архитекторами, разработчиками RTL и командами аналогового проектирования.
- Руководить смешанной сигнальной валидацией, включая AMS-моделирование и отладку схем.
- Решать проблемы, требующие участия нескольких команд.
- Помогать определять и уточнять архитектурные и микроархитектурные функции для проектирования IP.
Требования
- Степень бакалавра в области электротехники, компьютерной инженерии или смежной области и не менее 4 лет релевантного опыта; либо степень магистра и не менее 3 лет опыта; либо степень PhD и не менее 1 года опыта.
- Не менее 2 лет опыта в методах проверки и валидации проектных решений, включая UVM, SystemVerilog и стандартные инструменты EDA.
- Не менее 2 лет опыта работы со скриптовыми языками, такими как Python и Perl.
- Продвинутые навыки написания и отладки кода SystemVerilog UVM.
- Знакомство с PLL/FLL или тактированием SoC и связанной разработкой RTL.
- Умение взаимодействовать между командами архитекторов, разработчиков RTL и аналоговых схем.
- Тщательное документирование планов тестирования и отладка проблем до изготовления кристалла.
- Навыки проактивного решения проблем и анализа первопричин.
Преимущества
- Конкурентная оплата труда.
- Бонусы в виде акций.
- Медицинские льготы.
- Пенсионные льготы.
- Отпускные льготы.
- Гибридный формат работы с чередованием работы на площадке и вне офиса.