Intel Corporationは、パーソナルコンピューター、データセンター、クラウドインフラ、エッジシステム、ネットワーク、5G環境で利用されるコンピューティング技術を開発・製造しています。製品ポートフォリオには、Intel Core、Xeon、Atomプロセッサーのほか、ディスクリートグラフィックス、AIアクセラレーター、シリコンフォトニクス、組み込みソリューション、ネットワークおよびストレージ技術が含まれます。また、ソフトウェアツールや技術リソースを通じて開発者を支援し、性能とセキュリティの向上、AI対応コンピューティングの発展に取り組んでいます。
Pre-Silicon 検証エンジニア、PLL/FLL クロック IP
シリコン製造前に Intel の PLL および FLL クロック生成 IP を検証し、UVM テスト環境を構築して設計上の問題を調査します。 ミックスドシグナル検証を主導し、設計チームと連携して IP 機能を改善します。
仕事内容
- SystemVerilog と UVM のテストベンチ、検証環境、テストを構築します。
- マイクロアーキテクチャ仕様に照らして PLL および FLL クロック生成 IP を検証します。
- IP の世代をまたいで検証インフラと手法を保守、改善します。
- 検証環境におけるシリコン製造前の問題を調査し、根本原因を特定します。
- テスト計画を作成し、設計チームとの技術レビューに参加します。
- アーキテクト、RTL 開発者、アナログ設計チームと連携します。
- AMS シミュレーションや回路図のデバッグを含むミックスドシグナル検証を主導します。
- 複数のチームが関わる問題を解決します。
- IP 設計のアーキテクチャおよびマイクロアーキテクチャ機能の定義と改善を支援します。
応募要件
- 電気工学、コンピューター工学、または関連分野の学士号と関連実務経験 4 年以上、または修士号と 3 年以上、または博士号と 1 年以上。
- UVM、SystemVerilog、標準 EDA ツールを含む設計検証手法の経験 2 年以上。
- Python や Perl などのスクリプト言語の使用経験 2 年以上。
- SystemVerilog UVM コードの作成とデバッグに関する高度なスキル。
- PLL/FLL または SoC クロッキングと関連する RTL 開発に関する知識。
- アーキテクト、RTL 開発者、アナログ設計チームと部門横断で協働する能力。
- テスト計画を丁寧に文書化し、シリコン製造前の問題をデバッグする能力。
- 主体的な問題解決力と根本原因分析のスキル。
福利厚生
- 競争力のある給与。
- 株式ボーナス。
- 健康関連の福利厚生。
- 退職関連の福利厚生。
- 休暇制度。
- オンサイトとオフサイトを組み合わせたハイブリッド勤務。
