Intel Corporation vyvíjí a vyrábí výpočetní technologie používané v osobních počítačích, datových centrech, cloudové infrastruktuře, edge systémech, sítích a prostředích 5G. Portfolio společnosti zahrnuje procesory Intel Core, Xeon a Atom, samostatné grafické karty, akcelerátory umělé inteligence, křemíkovou fotoniku, vestavěná řešení a technologie pro síťové propojení a ukládání dat. Společnost také podporuje vývojáře prostřednictvím softwarových nástrojů a technických zdrojů a zaměřuje se na výkon, bezpečnost a rozvoj výpočetních technologií s podporou umělé inteligence.
Inženýr předkřemíkového ověřování IP PLL/FLL pro generování hodinového signálu
Ověřujte IP bloky Intel PLL a FLL pro generování hodinového signálu před výrobou čipu, vyvíjejte testovací prostředí UVM a zkoumejte problémy v návrhu. Veďte validaci smíšených signálů a spolupracujte s návrhovými týmy na zdokonalování funkcí IP.
Popis
- Vytvářet testovací přípravky, ověřovací prostředí a testy v jazycích SystemVerilog a UVM.
- Ověřovat IP bloky PLL a FLL pro generování hodinového signálu podle specifikací mikroarchitektury.
- Udržovat a zdokonalovat infrastrukturu a metody ověřování napříč generacemi IP.
- Zkoumat problémy v ověřovacím prostředí před výrobou čipu a určovat jejich hlavní příčiny.
- Připravovat testovací plány a účastnit se technických revizí s návrhovými týmy.
- Spolupracovat s architekty, vývojáři RTL a týmy analogového návrhu.
- Vést validaci smíšených signálů včetně simulací AMS a ladění schémat.
- Řešit problémy, které vyžadují spolupráci více týmů.
- Pomáhat definovat a zpřesňovat architektonické a mikroarchitektonické funkce pro návrh IP.
Požadavky
- Bakalářský titul v oboru elektrotechniky, počítačového inženýrství nebo příbuzném oboru a alespoň 4 roky relevantní praxe; nebo magisterský titul a alespoň 3 roky praxe; nebo titul PhD a alespoň 1 rok praxe.
- Alespoň 2 roky zkušeností s metodami ověřování a validace návrhů, včetně UVM, SystemVerilog a standardních nástrojů EDA.
- Alespoň 2 roky zkušeností se skriptovacími jazyky, jako jsou Python a Perl.
- Pokročilé schopnosti psaní a ladění kódu SystemVerilog UVM.
- Znalost PLL/FLL nebo taktování SoC a souvisejícího vývoje RTL.
- Schopnost spolupracovat napříč týmy architektů, vývojářů RTL a návrhářů analogových obvodů.
- Pečlivá dokumentace testovacích plánů a ladění problémů před výrobou čipu.
- Proaktivní řešení problémů a dovednosti v analýze jejich hlavních příčin.
Benefity
- Konkurenční odměňování.
- Akciové bonusy.
- Zdravotní benefity.
- Důchodové benefity.
- Dovolená.
- Hybridní pracovní režim s rozdělením práce mezi pracoviště a práci mimo něj.