Az Intel Corporation személyi számítógépekben, adatközpontokban, felhőinfrastruktúrákban, peremhálózati rendszerekben, hálózatokban és 5G-környezetekben használt számítástechnikai technológiákat fejleszt és gyárt. Termékportfóliójába az Intel Core, Xeon és Atom processzorok, valamint különálló grafikus megoldások, mesterségesintelligencia-gyorsítók, szilíciumfotonikai, beágyazott, hálózati és adattárolási technológiák tartoznak. A vállalat szoftvereszközökkel és műszaki erőforrásokkal is támogatja a fejlesztőket, miközben a teljesítményre, a biztonságra és a mesterséges intelligenciával támogatott számítástechnika továbbfejlesztésére összpontosít.
Szilícium előtti verifikációs mérnök, PLL/FLL órajel-IP
Ellenőrizze az Intel PLL- és FLL-órajelgenerátor-IP-it a szilíciumgyártás előtt; fejlesszen UVM-tesztkörnyezeteket, és vizsgálja ki a tervezési problémákat. Vezesse a vegyes jelű validációt, és dolgozzon együtt a tervezőcsapatokkal az IP-funkciók finomításán.
Leírás
- Készítsen SystemVerilog- és UVM-tesztpadokat, verifikációs környezeteket és teszteket.
- Ellenőrizze a PLL- és FLL-órajelgenerátor-IP-ket a mikroarchitektúra-specifikációk alapján.
- Tartsa karban és fejlessze tovább a verifikációs infrastruktúrát és módszereket az IP-generációkon át.
- Vizsgálja ki és azonosítsa a verifikációs környezetben felmerülő, szilíciumgyártás előtti problémák kiváltó okait.
- Készítsen tesztterveket, és vegyen részt a tervezőcsapatokkal folytatott műszaki felülvizsgálatokon.
- Dolgozzon együtt architektusokkal, RTL-fejlesztőkkel és analóg tervezőcsapatokkal.
- Vezesse a vegyes jelű validációt, beleértve az AMS-szimulációkat és a kapcsolási rajzok hibakeresését.
- Oldja meg a több csapatot érintő problémákat.
- Működjön közre az IP-tervezés architekturális és mikroarchitekturális funkcióinak meghatározásában és finomításában.
Követelmények
- Villamosmérnöki, számítógép-mérnöki vagy kapcsolódó területen szerzett alapdiploma és legalább 4 év releváns tapasztalat; vagy mesterdiploma és legalább 3 év tapasztalat; illetve doktori fokozat és legalább 1 év tapasztalat.
- Legalább 2 év tapasztalat tervezési verifikációs és validációs módszerekkel, beleértve az UVM-et, a SystemVerilogot és a szabványos EDA-eszközöket.
- Legalább 2 év tapasztalat olyan szkriptnyelvek használatában, mint a Python és a Perl.
- Haladó szintű jártasság SystemVerilog UVM-kód írásában és hibakeresésében.
- Jártasság a PLL/FLL- vagy SoC-órajelezésben és a kapcsolódó RTL-fejlesztésben.
- Képesség a csapatok közötti együttműködésre architektusokkal, RTL-fejlesztőkkel és analóg tervezőcsapatokkal.
- Teszttervek gondos dokumentálása és a szilíciumgyártás előtti problémák hibakeresése.
- Proaktív problémamegoldási és kiváltóok-elemzési készség.
Juttatások
- Versenyképes fizetés.
- Részvénybónuszok.
- Egészségügyi juttatások.
- Nyugdíjjuttatások.
- Szabadságjuttatások.
- Hibrid munkarend, megosztott helyszíni és távoli munkavégzéssel.