LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Dipendenti
Le informazioni disponibili sul profilo identificano Normal Computing come un'azienda fondata nel 2022, ma non descrivono i suoi prodotti, servizi, settore o contesto di assunzione. Servono maggiori dettagli specifici sull'azienda per offrire una presentazione utile a chi cerca lavoro.
LinkedIn
Offerte dell’azienda

Ingegnere hardware FPGA

Dai vita a progetti ASIC ispirati alla fisica per l’IA e le infrastrutture dei semiconduttori, occupandoti dell’implementazione RTL, della validazione PCIe, della prototipazione FPGA e dell’avvio del silicio.

USStati UnitiCACaliforniaNYNew York
250.000 $ – 340.000 $ / anno
IbridoTempo pienoIntermedioSeniorLingua Richiesta: ingleseIngegnere hardware
C++DockerPython

Descrizione

  • Guida la selezione, l’approvvigionamento e l’avvio di piattaforme di prototipazione FPGA per la convalida RTL prima del silicio e lo sviluppo software.
  • Adatta RTL ASIC complessi ai dispositivi FPGA, comprese architetture multi-clock, bridge CDC e chiusura dei tempi su progetti densi.
  • Integra i progetti interni con IP di terze parti e dei fornitori.
  • Guida l’utilizzo dell’ecosistema AMD/Xilinx, inclusi Vivado IP Integrator, i ricetrasmettitori e i controller di memoria.
  • Progetta, implementa e convalida I/O ad alta velocità, in particolare PCIe per schede acceleratrici in server standard.
  • Realizza progetti di test basati su FPGA per l’avvio del silicio, la caratterizzazione dei dispositivi e gli ambienti di test automatizzati.
  • Sviluppa software di astrazione hardware in Python e C++, la generazione di mappe dei registri e flussi automatizzati di build e regressione.
  • Diagnostica problemi di temporizzazione e funzionamento in laboratorio con ILA/Vivado Analyzer, oscilloscopi, analizzatori logici e caratterizzazione BER e tramite diagrammi a occhio.
  • Collabora quotidianamente con i team di silicio, EDA e ricerca durante l’intero ciclo di vita FPGA.

Requisiti

  • Esperienza professionale comprovata nel portare progetti FPGA dall’RTL alla chiusura dei tempi e alla convalida hardware.
  • Conoscenza approfondita di SystemVerilog e/o VHDL per la sintesi.
  • Ottima padronanza di Xilinx Vivado, inclusi sintesi, place and route, chiusura dei tempi e catalogo IP.
  • Esperienza pratica nell’implementazione e nel debug di PCIe, AXI/AHB, SPI, UART, JTAG e altre interfacce comuni.
  • Ottime competenze Python per automazione, test e strumenti di build.
  • Esperienza pratica nell’avvio di schede e nel debug in laboratorio.
  • Capacità di lavorare in autonomia, adattarsi rapidamente e risolvere problemi ambigui in ambito hardware, software e fisica.
  • Costituisce un vantaggio l’esperienza con framework di verifica come Cocotb o UVM.
  • Costituisce un vantaggio l’esperienza nel distribuire modelli di machine learning su FPGA o nel creare pipeline di elaborazione del segnale in tempo reale con latenza inferiore al microsecondo.
  • Costituisce un vantaggio l’esperienza con ASIC a segnale misto.
  • Costituiscono un vantaggio la taratura SERDES e la conoscenza dei fondamenti dell’integrità del segnale.
  • Costituisce un vantaggio l’esperienza con CI/CD hardware tramite GitLab CI e flussi di build e test basati su Docker.

Benefit

  • Partecipazione azionaria.
  • Datore di lavoro che garantisce pari opportunità ed è impegnato nella diversità e nell’inclusione.
  • Adeguamenti ragionevoli per le persone con disabilità.

Offerte correlate

Cisco

Ingegnere di integrità del segnale e dell’alimentazione per package ASIC

Cisco
Sponsor per visto H1BHardwareImpresaSicurezza
USStati UnitiCACalifornia
155.000 $ – 222.600 $ / anno
IbridoTempo pienoIntermedioSeniorLingua Richiesta: ingleseIngegnere hardware

Sviluppa hardware di rete ad alta velocità di nuova generazione in Cisco attraverso la progettazione, la simulazione e la convalida di package e interconnessioni ASIC. Concentrati sull’integrità del segnale e dell’alimentazione nelle tecnologie di packaging avanzato.

Apri