Sviluppa modelli delle prestazioni a livello di transazione per gli ASIC di IA ispirati alla fisica di Normal Computing. Confronta le previsioni dei modelli con i risultati di RTL, FPGA e sintesi per orientare l’architettura hardware.
Guida il design for test degli ASIC ispirati alla fisica di Normal Computing, includendo scan, ATPG, MBIST e testabilità del silicio. Definisce l’architettura DFT, la verifica, la preparazione alla produzione e il tapeout.
Progetta circuiti a segnale misto, memorie e IP analogici per i sistemi di IA applicata e semiconduttori di Normal Computing. Sviluppa tecnologie al silicio, dalla progettazione iniziale dei circuiti alla messa in funzione del silicio.
Stati Uniti
CaliforniaSviluppa hardware di rete ad alta velocità di nuova generazione in Cisco attraverso la progettazione, la simulazione e la convalida di package e interconnessioni ASIC. Concentrati sull’integrità del segnale e dell’alimentazione nelle tecnologie di packaging avanzato.
Stati UnitiCalifornia
New YorkDai vita a progetti ASIC ispirati alla fisica per l’IA e le infrastrutture dei semiconduttori, occupandoti dell’implementazione RTL, della validazione PCIe, della prototipazione FPGA e dell’avvio del silicio.
