Sviluppa modelli delle prestazioni a livello di transazione per gli ASIC di IA ispirati alla fisica di Normal Computing. Confronta le previsioni dei modelli con i risultati di RTL, FPGA e sintesi per orientare l’architettura hardware.
Sviluppa firmware integrato e API per SoC destinati ai sistemi di IA e silicio di Normal Computing. Crea ambienti per sviluppo, simulazione, debug, verifica e test di stress.
Guida il design for test degli ASIC ispirati alla fisica di Normal Computing, includendo scan, ATPG, MBIST e testabilità del silicio. Definisce l’architettura DFT, la verifica, la preparazione alla produzione e il tapeout.
Stati Uniti
CaliforniaSviluppa hardware di rete ad alta velocità di nuova generazione in Cisco attraverso la progettazione, la simulazione e la convalida di package e interconnessioni ASIC. Concentrati sull’integrità del segnale e dell’alimentazione nelle tecnologie di packaging avanzato.
Stati UnitiCalifornia
New YorkDai vita a progetti ASIC ispirati alla fisica per l’IA e le infrastrutture dei semiconduttori, occupandoti dell’implementazione RTL, della validazione PCIe, della prototipazione FPGA e dell’avvio del silicio.
