Udvikl modeller på transaktionsniveau til Normal Computings fysikinspirerede AI-ASIC'er. Sammenlign modellernes forudsigelser med RTL-, FPGA- og synteseresultater for at understøtte hardwarearkitekturen.
Led design for test af Normal Computings fysikinspirerede ASIC'er med ansvar for scan, ATPG, MBIST og testbarhed i silicium. Driv DFT-arkitektur, verifikation, produktionsklargøring og tapeout.
Design kredsløb med blandede signaler, hukommelse og analog IP til Normal Computings anvendte AI- og halvledersystemer. Byg siliciumteknologi fra tidligt kredsløbsdesign til opstart af silicium.
USA
CalifornienUdvikl næste generation af højhastighedsnetværkshardware hos Cisco gennem ASIC-kapslings- og forbindelsesdesign, simulering og validering. Fokusér på signal- og strømforsyningsintegritet i avanceret kapslingsteknologi.
USACalifornien
New YorkGør fysikinspirerede ASIC-designs til virkelighed for AI og halvlederinfrastruktur. Få ansvar for RTL-implementering, PCIe-validering, FPGA-prototyper og opstart af silicium.
