LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Medarbejdere
De tilgængelige profiloplysninger angiver, at Normal Computing blev grundlagt i 2022, men beskriver ikke virksomhedens produkter, tjenester, branche eller ansættelseskontekst. Der er brug for flere virksomhedsspecifikke oplysninger for at give jobsøgende et brugbart overblik.
LinkedIn
Job i virksomheden

Senioringeniør i DFT-hardware

Led design for test af Normal Computings fysikinspirerede ASIC'er med ansvar for scan, ATPG, MBIST og testbarhed i silicium. Driv DFT-arkitektur, verifikation, produktionsklargøring og tapeout.

USUSACACalifornienHybridFuldtidSeniorLeadPåkrævet Sprog: engelskHardwareingeniør
Python

Beskrivelse

  • Led DFT-arkitektur og implementering for næste generation af fysikinspirerede ASIC'er fra tidlig RTL til tapeout og opstart af silicium.
  • Fastlæg strategier for scan, ATPG, MBIST og boundary scan.
  • Udvikl DFT-arkitektur på chipniveau, der omfatter scan-indføring og komprimering, ATPG, MBIST, boundary scan/JTAG og infrastruktur til testadgang.
  • Koordiner DFT-indføring og integration på tværs af RTL, syntese og fysisk design.
  • Led DFT-verifikation, mønstergenerering, analyse af fejldækning, validering af testtilstande og signoff frem til tapeout.
  • Giv produktionspartnere produktionsklare testmønstre og tilhørende materiale, herunder dokumentation for ATE-integration, opstart og fejldiagnose.
  • Opbyg skalerbare DFT-forløb, automatisering og praksisser med EDA-værktøjer, der er standard i branchen.
  • Fastlæg tekniske krav, følg op på kontraheret DFT-arbejde, og vurder eksterne partneres leverancer.
  • Samarbejd med teams inden for RTL, verifikation, fysisk design, siliciumproduktteknik, produktion og eksterne partnere.

Krav

  • Mindst syv års erfaring med implementering af DFT til komplekse ASIC'er eller SoC'er, herunder vellykkede tapeouts.
  • Stærk praktisk erfaring med scan-indføring, ATPG, scan-komprimering, analyse af fejldækning og generering af testmønstre.
  • Dokumenteret erfaring med MBIST, boundary scan/JTAG og DFT-integration på tværs af RTL- og gateniveaudesign.
  • Rutineret bruger af Siemens Tessent, Synopsys TestMAX eller Cadence Modus.
  • Solid viden om RTL-design, syntese, statisk timinganalyse og hensyn ved fysisk design.
  • Erfaring med levering af testmønstre til produktion og samarbejde med siliciumproduktteknikere eller ATE-teams.
  • Stærke færdigheder inden for scripting i Python, Tcl eller lignende sprog.
  • Evne til selvstændigt at eje DFT-arkitekturen, lede tekniske beslutninger på tværs af fagområder og kommunikere med design-, verifikations- og produktteknikteams.
  • Erfaring med at udvikle DFT-arkitektur og metoder fra bunden til et nyt ASIC-program.
  • Kendskab til IEEE 1500, IEEE 1687 (IJTAG), hierarkisk DFT og avancerede teknikker til scan-komprimering.
  • Erfaring med hukommelsesredundans, indbygget selvreparation (BISR), siliciumdiagnose og forbedring af udbytte.
  • Erfaring med eksterne DFT-implementeringspartnere eller håndtering af udliciterede leverancer.
  • Kendskab til AI-acceleratorer, hukommelsesintensive arkitekturer eller utraditionelle computersystemer.
  • Erfaring med AI-assisterede eller agentbaserede værktøjer til automatisering af arbejdsgange inden for siliciumdesign og verifikation.

Fordele

  • Arbejdsgiveren tilbyder lige muligheder.
  • Inkluderende arbejdsplads med fokus på mangfoldighed.
  • Der tilbydes rimelige tilpasninger for personer med handicap.

Relaterede job