LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Funcionários
As informações de perfil disponíveis identificam a Normal Computing como uma empresa fundada em 2022, mas não descrevem seus produtos, serviços, setor ou contexto de contratação. São necessários mais detalhes específicos sobre a empresa para oferecer uma apresentação útil a quem busca emprego.
LinkedIn
Vagas da empresa

Engenheiro(a) sênior de hardware DFT

Lidere o design para teste dos ASICs inspirados na física da Normal Computing, abrangendo scan, ATPG, MBIST e testabilidade do silício. Conduza a arquitetura DFT, a verificação, a preparação para fabricação e o tapeout.

USEstados UnidosCACalifórniaHíbridoTempo integralSêniorLíderIdioma Obrigatório: inglêsEngenheiro de hardware
Python

Descrição

  • Lidere a arquitetura e a implementação de DFT para ASICs de nova geração inspirados na física, das primeiras etapas de RTL até o tapeout e a inicialização do silício.
  • Defina estratégias de scan, ATPG, MBIST e boundary scan.
  • Desenvolva a arquitetura DFT em nível de chip, abrangendo inserção e compressão de scan, ATPG, MBIST, boundary scan/JTAG e infraestrutura de acesso a teste.
  • Coordene a inserção e a integração de DFT em RTL, síntese e projeto físico.
  • Lidere a verificação de DFT, a geração de padrões, a análise de cobertura de falhas, a validação dos modos de teste e a aprovação final até o tapeout.
  • Forneça aos parceiros de fabricação padrões de teste e documentação prontos para produção, incluindo integração com ATE, inicialização e documentação de diagnóstico.
  • Desenvolva fluxos de DFT escaláveis, automação e práticas com ferramentas EDA padrão do setor.
  • Defina requisitos técnicos, supervisione trabalhos de DFT contratados e avalie entregas de parceiros externos.
  • Atue em conjunto com as equipes de RTL, verificação, projeto físico, engenharia de produto de silício, fabricação e parceiros externos.

Requisitos

  • Pelo menos sete anos implementando DFT para ASICs ou SoCs complexos, incluindo tapeouts bem-sucedidos.
  • Experiência prática sólida com inserção de scan, ATPG, compressão de scan, análise de cobertura de falhas e geração de padrões de teste.
  • Experiência comprovada com MBIST, boundary scan/JTAG e integração de DFT em projetos RTL e em nível de portas.
  • Proficiência em Siemens Tessent, Synopsys TestMAX ou Cadence Modus.
  • Bom conhecimento de projeto RTL, síntese, análise de temporização estática e considerações de projeto físico.
  • Experiência entregando padrões de teste de fabricação e trabalhando com equipes de engenharia de produto de silício ou ATE.
  • Forte capacidade de scripting em Python, Tcl ou linguagens semelhantes.
  • Capacidade de assumir com autonomia a arquitetura DFT, liderar decisões técnicas multifuncionais e se comunicar com equipes de projeto, verificação e engenharia de produto.
  • Experiência criando do zero a arquitetura e a metodologia DFT para um novo programa de ASIC.
  • Familiaridade com IEEE 1500, IEEE 1687 (IJTAG), DFT hierárquico e técnicas avançadas de compressão de scan.
  • Experiência com redundância de memória, autorreparo integrado (BISR), diagnóstico de silício e melhoria de rendimento.
  • Experiência trabalhando com parceiros externos de implementação de DFT ou gerenciando entregas terceirizadas.
  • Conhecimento de aceleradores de IA, arquiteturas com uso intensivo de memória ou sistemas de computação não convencionais.
  • Experiência com ferramentas assistidas por IA ou agênticas para automatizar fluxos de projeto e verificação de silício.

Benefícios

  • Empregador que oferece oportunidades iguais.
  • Ambiente de trabalho inclusivo e comprometido com a diversidade.
  • Adaptações razoáveis disponíveis para pessoas com deficiência.

Vagas relacionadas

Cisco

Engenheiro de integridade de sinal e potência para encapsulamento ASIC

Cisco
Patrocinador de visto H1BEmpresaHardwareSegurança
USEstados UnidosCACalifórnia
$ 155.000 – $ 222.600 / ano
HíbridoTempo integralPlenoSêniorIdioma Obrigatório: inglêsEngenheiro de hardware

Desenvolva hardware de redes de alta velocidade de próxima geração na Cisco por meio do projeto, da simulação e da validação de encapsulamentos e interconexões ASIC. Concentre-se na integridade de sinal e potência em tecnologias avançadas de encapsulamento.

Abrir
Arable

Engenheiro principal de hardware na Arable (híbrido, Estados Unidos)

Arable
51 – 200 Funcionários
Patrocinador de visto H1BAlimentos e bebidasConsultoriaLogística
USEstados UnidosCACalifórniaHíbridoTempo integralLíderIdioma Obrigatório: inglêsEngenheiro de hardware

Lidere o desenvolvimento de hardware de sensoriamento agrícola baseado em PCB, do protótipo à produção na Arable. Ajude a criar sistemas confiáveis de dados agrícolas com liderança em engenharia e colaboração entre equipes.

Abrir