LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Anställda
Den tillgängliga profilinformationen anger att Normal Computing grundades 2022, men beskriver inte företagets produkter, tjänster, bransch eller rekryteringssammanhang. Mer företagsspecifik information behövs för att ge arbetssökande en användbar översikt.
LinkedIn
Jobb på företaget

Senioringenjör inom DFT för hårdvara

Led arbetet med design for test av Normal Computings fysikinspirerade ASIC:er, från scan och ATPG till MBIST och testbarhet i kisel. Driv DFT-arkitektur, verifiering, tillverkningsberedskap och tapeout.

USUSACAKalifornienHybridHeltidSeniorLeadObligatoriskt Språk: engelskaHårdvaruingenjör
Python

Beskrivning

  • Led DFT-arkitektur och implementering för nästa generations fysikinspirerade ASIC:er, från tidig RTL till tapeout och uppstart av kisel.
  • Fastställ strategier för scan, ATPG, MBIST och boundary scan.
  • Utveckla DFT-arkitektur på chipnivå som omfattar scan-inläggning och komprimering, ATPG, MBIST, boundary scan/JTAG och infrastruktur för teståtkomst.
  • Samordna DFT-inläggning och integration inom RTL, syntes och fysisk design.
  • Led DFT-verifiering, mönstergenerering, analys av feltäckning, validering av testlägen och signering fram till tapeout.
  • Ge tillverkningspartner produktionsklara testmönster och underlag, inklusive dokumentation för ATE-integration, uppstart och feldiagnostik.
  • Bygg skalbara DFT-flöden, automatisering och arbetssätt med branschstandardiserade EDA-verktyg.
  • Fastställ tekniska krav, övervaka upphandlat DFT-arbete och utvärdera externa partnerleveranser.
  • Samarbeta med team inom RTL, verifiering, fysisk design, produktutveckling för kisel, tillverkning och externa partner.

Krav

  • Minst sju års erfarenhet av att implementera DFT för komplexa ASIC:er eller SoC:er, inklusive framgångsrika tapeouts.
  • Praktisk kompetens inom scan-inläggning, ATPG, scan-komprimering, analys av feltäckning och generering av testmönster.
  • Dokumenterad erfarenhet av MBIST, boundary scan/JTAG och DFT-integration i RTL- och gatenivådesigner.
  • Goda kunskaper i Siemens Tessent, Synopsys TestMAX eller Cadence Modus.
  • Goda kunskaper om RTL-design, syntes, statisk tidsanalys och aspekter av fysisk design.
  • Erfarenhet av att leverera testmönster för tillverkning och samarbeta med team för produktutveckling av kisel eller ATE.
  • God förmåga att skripta i Python, Tcl eller liknande språk.
  • Förmåga att självständigt äga DFT-arkitekturen, leda tekniska beslut över flera funktioner och kommunicera med design-, verifierings- och produktutvecklingsteam.
  • Erfarenhet av att ta fram DFT-arkitektur och metodik från grunden för ett nytt ASIC-program.
  • Kunskap om IEEE 1500, IEEE 1687 (IJTAG), hierarkisk DFT och avancerade metoder för scan-komprimering.
  • Erfarenhet av minnesredundans, inbyggd självreparation (BISR), kiseldiagnostik och förbättring av utbyte.
  • Erfarenhet av att samarbeta med externa DFT-implementeringspartner eller hantera utkontrakterade leveranser.
  • Erfarenhet av AI-acceleratorer, minnesintensiva arkitekturer eller okonventionella datorsystem.
  • Erfarenhet av AI-assisterade eller agentbaserade verktyg för att automatisera arbetsflöden inom kiselkonstruktion och verifiering.

Förmåner

  • Arbetsgivaren tillämpar lika möjligheter.
  • Inkluderande arbetsplats med engagemang för mångfald.
  • Skäliga anpassningar erbjuds personer med funktionsnedsättning.

Relaterade jobb