LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Employés
Les informations de profil disponibles identifient Normal Computing comme une entreprise fondée en 2022, mais ne décrivent ni ses produits, ni ses services, ni son secteur, ni son contexte de recrutement. Des précisions propres à l’entreprise sont nécessaires pour proposer une présentation utile aux personnes en recherche d’emploi.
LinkedIn
Offres de l’entreprise

Ingénieur hardware DFT senior

Pilotez le design for test des ASIC inspirés de la physique de Normal Computing, couvrant scan, ATPG, MBIST et testabilité du silicium. Définissez l’architecture DFT, la vérification, la préparation à la fabrication et le tapeout.

USÉtats-UnisCACalifornieHybrideTemps pleinSeniorLeadLangue Requise : anglaisIngénieur matériel
Python

Description

  • Pilotez l’architecture et l’implémentation DFT des ASIC de nouvelle génération inspirés de la physique, des premières étapes RTL jusqu’au tapeout et à la mise en route du silicium.
  • Définissez les stratégies de scan, d’ATPG, de MBIST et de boundary scan.
  • Développez l’architecture DFT au niveau de la puce, couvrant l’insertion et la compression de scan, l’ATPG, le MBIST, le boundary scan/JTAG et l’infrastructure d’accès aux tests.
  • Coordonnez l’insertion et l’intégration DFT dans le RTL, la synthèse et la conception physique.
  • Pilotez la vérification DFT, la génération de motifs, l’analyse de couverture des défauts, la validation des modes de test et la validation finale jusqu’au tapeout.
  • Fournissez aux partenaires de fabrication des motifs de test et des documents prêts pour la production, notamment l’intégration ATE, la mise en route et la documentation de diagnostic.
  • Construisez des flux DFT évolutifs, des automatisations et des pratiques avec des outils EDA standard du secteur.
  • Définissez les exigences techniques, supervisez les travaux DFT sous-traités et évaluez les livrables des partenaires externes.
  • Collaborez avec les équipes RTL, vérification, conception physique, ingénierie produit silicium, fabrication et partenaires externes.

Exigences

  • Au moins sept ans d’expérience dans l’implémentation DFT pour des ASIC ou SoC complexes, avec des tapeouts réussis.
  • Solide expérience pratique de l’insertion de scan, de l’ATPG, de la compression de scan, de l’analyse de couverture des défauts et de la génération de motifs de test.
  • Expérience démontrée du MBIST, du boundary scan/JTAG et de l’intégration DFT dans des conceptions RTL et au niveau portes.
  • Maîtrise de Siemens Tessent, Synopsys TestMAX ou Cadence Modus.
  • Bonne connaissance de la conception RTL, de la synthèse, de l’analyse temporelle statique et des contraintes de conception physique.
  • Expérience de la livraison de motifs de test de fabrication et du travail avec des équipes d’ingénierie produit silicium ou ATE.
  • Solides compétences en scripting avec Python, Tcl ou des langages similaires.
  • Capacité à prendre en charge de façon autonome l’architecture DFT, à piloter des décisions techniques transverses et à communiquer avec les équipes de conception, de vérification et d’ingénierie produit.
  • Expérience de la création de zéro de l’architecture et de la méthodologie DFT d’un nouveau programme ASIC.
  • Connaissance des normes IEEE 1500 et IEEE 1687 (IJTAG), du DFT hiérarchique et des techniques avancées de compression de scan.
  • Expérience de la redondance mémoire, de l’autoréparation intégrée (BISR), du diagnostic silicium et de l’amélioration du rendement.
  • Expérience du travail avec des partenaires externes d’implémentation DFT ou de la gestion de livrables sous-traités.
  • Connaissance des accélérateurs d’IA, des architectures gourmandes en mémoire ou des systèmes informatiques non conventionnels.
  • Expérience de l’utilisation d’outils assistés par l’IA ou agentiques pour automatiser les flux de conception et de vérification du silicium.

Avantages

  • Employeur garantissant l’égalité des chances.
  • Environnement de travail inclusif, engagé en faveur de la diversité.
  • Des aménagements raisonnables sont disponibles pour les personnes en situation de handicap.

Offres similaires

Cisco

Ingénieur en intégrité du signal et de l’alimentation des boîtiers ASIC

Cisco
Sponsor de visa H1BEntrepriseMatériel informatiqueSécurité
USÉtats-UnisCACalifornie
155 000 $ – 222 600 $ / an
HybrideTemps pleinIntermédiaireSeniorLangue Requise : anglaisIngénieur matériel

Développez des équipements réseau haut débit de nouvelle génération chez Cisco grâce à la conception, à la simulation et à la validation de boîtiers et d’interconnexions ASIC. Concentrez-vous sur l’intégrité du signal et de l’alimentation dans les technologies de boîtier avancées.

Ouvrir
Arable

Ingénieur principal en matériel chez Arable (hybride, États-Unis)

Arable
51 – 200 Employés
Sponsor de visa H1BAlimentation et boissonsConseilLogistique
USÉtats-UnisCACalifornieHybrideTemps pleinLeadLangue Requise : anglaisIngénieur matériel

Pilotez le développement de matériel de détection agricole à base de PCB, du prototype à la production chez Arable. Contribuez à des systèmes fiables de données agricoles grâce à votre leadership technique et à la collaboration entre équipes.

Ouvrir