LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Ansatte
Den tilgjengelige profilinformasjonen oppgir at Normal Computing ble grunnlagt i 2022, men beskriver ikke selskapets produkter, tjenester, bransje eller ansettelseskontekst. Det trengs mer selskapsspesifikk informasjon for å gi jobbsøkere en nyttig oversikt.
LinkedIn
Jobber i bedriften

Senioringeniør innen DFT-maskinvare

Led design for test av Normal Computings fysikkinspirerte ASIC-er, fra scan og ATPG til MBIST og testbarhet i silisium. Driv DFT-arkitektur, verifisering, produksjonsklargjøring og tapeout.

USUSACACaliforniaHybridHeltidSeniorLeadPåkrevd Språk: engelskMaskinvareingeniør
Python

Beskrivelse

  • Led DFT-arkitektur og implementering for neste generasjons fysikkinspirerte ASIC-er, fra tidlig RTL til tapeout og oppstart av silisium.
  • Fastsett strategier for scan, ATPG, MBIST og boundary scan.
  • Utvikle DFT-arkitektur på brikkenivå som omfatter scan-innsetting og komprimering, ATPG, MBIST, boundary scan/JTAG og infrastruktur for testtilgang.
  • Koordiner DFT-innsetting og integrering på tvers av RTL, syntese og fysisk design.
  • Led DFT-verifisering, mønstergenerering, analyse av feildekning, validering av testmoduser og signoff frem til tapeout.
  • Gi produksjonspartnerne produksjonsklare testmønstre og underlag, inkludert dokumentasjon for ATE-integrering, oppstart og feildiagnostikk.
  • Bygg skalerbare DFT-flyter, automatisering og arbeidsmetoder med EDA-verktøy som er standard i bransjen.
  • Fastsett tekniske krav, følg opp kontrahert DFT-arbeid og vurder leveranser fra eksterne partnere.
  • Samarbeid med team innen RTL, verifisering, fysisk design, produktutvikling for silisium, produksjon og eksterne partnere.

Krav

  • Minst sju års erfaring med å implementere DFT for komplekse ASIC-er eller SoC-er, inkludert vellykkede tapeouts.
  • Sterk praktisk kompetanse innen scan-innsetting, ATPG, scan-komprimering, analyse av feildekning og generering av testmønstre.
  • Dokumentert erfaring med MBIST, boundary scan/JTAG og DFT-integrering på tvers av RTL- og gatenivådesign.
  • Gode ferdigheter i Siemens Tessent, Synopsys TestMAX eller Cadence Modus.
  • God kunnskap om RTL-design, syntese, statisk tidsanalyse og hensyn knyttet til fysisk design.
  • Erfaring med å levere testmønstre for produksjon og samarbeide med team for produktutvikling av silisium eller ATE-team.
  • Gode ferdigheter i skripting med Python, Tcl eller lignende språk.
  • Evne til å eie DFT-arkitekturen selvstendig, lede tekniske beslutninger på tvers av fagområder og kommunisere med design-, verifiserings- og produktutviklingsteam.
  • Erfaring med å utvikle DFT-arkitektur og metodikk fra grunnen av for et nytt ASIC-program.
  • Kjennskap til IEEE 1500, IEEE 1687 (IJTAG), hierarkisk DFT og avanserte teknikker for scan-komprimering.
  • Erfaring med minne-redundans, innebygd selvreparasjon (BISR), silisiumdiagnostikk og forbedring av utbytte.
  • Erfaring med eksterne DFT-implementeringspartnere eller håndtering av utkontrakterte leveranser.
  • Kjennskap til AI-akseleratorer, minneintensive arkitekturer eller utradisjonelle datasystemer.
  • Erfaring med AI-assisterte eller agentbaserte verktøy for å automatisere arbeidsflyter innen silisiumdesign og verifisering.

Fordeler

  • Arbeidsgiveren tilbyr like muligheter.
  • Inkluderende arbeidsplass med engasjement for mangfold.
  • Rimelig tilrettelegging er tilgjengelig for personer med funksjonsnedsettelser.

Relaterte jobber