LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Työntekijät
Saatavilla olevien yritystietojen mukaan Normal Computing on vuonna 2022 perustettu yritys, mutta niissä ei kerrota sen tuotteista, palveluista, toimialasta tai rekrytointitilanteesta. Työnhakijoille hyödyllisen yleiskuvan laatimiseen tarvitaan lisää yrityskohtaista tietoa.
LinkedIn
Yrityksen työpaikat

Senioritason DFT-laitteistosuunnittelija

Johda fysiikasta inspiraationsa saaneiden ASIC-piirien testattavuussuunnittelua: scan, ATPG, MBIST ja piirin testattavuus. Vastaa DFT-arkkitehtuurista, verifioinnista, valmistusvalmiudesta ja tape-out-vaiheesta.

USYhdysvallatCAKaliforniaHybridityöKokoaikainenSeniorJohtavaVaadittu Kieli: englantiLaitteistoinsinööri
Python

Kuvaus

  • Johda uuden sukupolven fysiikasta inspiraationsa saaneiden ASIC-piirien DFT-arkkitehtuuria ja toteutusta varhaisesta RTL-vaiheesta tape-outiin ja piin käyttöönottoon.
  • Määritä scan-, ATPG-, MBIST- ja boundary scan -strategiat.
  • Kehitä piiritason DFT-arkkitehtuuri, joka kattaa scan-ketjujen lisäyksen ja pakkauksen, ATPG:n, MBIST:n, boundary scanin/JTAGin sekä testipääsyinfrastruktuurin.
  • Koordinoi DFT:n lisäystä ja integrointia RTL-suunnittelun, synteesin ja fyysisen suunnittelun välillä.
  • Johda DFT-verifiointia, testikuvioiden generointia, vikakattavuuden analysointia, testitilojen validointia ja hyväksyntää tape-outiin asti.
  • Toimita valmistuskumppaneille tuotantovalmiit testikuviot ja aineistot, mukaan lukien ATE-integrointi, käyttöönotto ja vianmääritysdokumentaatio.
  • Rakenna skaalautuvia DFT-työnkulkuja, automaatiota ja käytäntöjä alan standardien mukaisilla EDA-työkaluilla.
  • Määritä tekniset vaatimukset, valvo ulkoistettua DFT-työtä ja arvioi ulkoisten kumppanien toimituksia.
  • Tee yhteistyötä RTL-, verifiointi-, fyysisen suunnittelun, piituotetekniikan, valmistuksen ja ulkoisten kumppanien tiimien kanssa.

Vaatimukset

  • Vähintään seitsemän vuoden kokemus DFT:n toteutuksesta monimutkaisille ASIC- tai SoC-piireille, mukaan lukien onnistuneet tape-outit.
  • Vahva käytännön osaaminen scan-ketjujen lisäyksestä, ATPG:stä, scan-pakkauksesta, vikakattavuuden analysoinnista ja testikuvioiden generoinnista.
  • Osoitettua kokemusta MBIST:stä, boundary scanista/JTAGista sekä DFT:n integroinnista RTL- ja porttitason suunnitteluun.
  • Siemens Tessent-, Synopsys TestMAX- tai Cadence Modus -työkalujen hallinta.
  • Vankka RTL-suunnittelun, synteesin, staattisen ajoitusanalyysin ja fyysisen suunnittelun reunaehtojen tuntemus.
  • Kokemusta valmistustestien testikuvioiden toimittamisesta ja yhteistyöstä piituotetekniikan tai ATE-tiimien kanssa.
  • Vahva ohjelmointikomentosarjojen kirjoitustaito Pythonilla, Tcl:llä tai vastaavilla kielillä.
  • Kyky vastata itsenäisesti DFT-arkkitehtuurista, johtaa monialaista teknistä päätöksentekoa ja viestiä suunnittelu-, verifiointi- ja tuotetekniikkatiimien kanssa.
  • Kokemusta DFT-arkkitehtuurin ja menetelmien rakentamisesta alusta alkaen uutta ASIC-ohjelmaa varten.
  • IEEE 1500- ja IEEE 1687 (IJTAG) -standardien, hierarkkisen DFT:n ja edistyneiden scan-pakkaustekniikoiden tuntemus.
  • Kokemusta muistien redundanssista, sisäänrakennetusta itsekorjauksesta (BISR), piidiagnostiikasta ja saannon parantamisesta.
  • Kokemusta yhteistyöstä ulkoisten DFT-toteutuskumppanien kanssa tai ulkoistettujen toimitusten hallinnasta.
  • Kokemusta AI-kiihdyttimistä, muisti-intensiivisistä arkkitehtuureista tai epätavanomaisista laskentajärjestelmistä.
  • Kokemusta AI-avusteisten tai agenttimaisten työkalujen käytöstä piisuunnittelun ja verifioinnin työnkulkujen automatisointiin.

Edut

  • Yhtäläiset mahdollisuudet tarjoava työnantaja.
  • Monimuotoisuuteen sitoutunut inklusiivinen työyhteisö.
  • Kohtuullisia mukautuksia on saatavilla vammaisille henkilöille.

Samankaltaiset työpaikat