
Senioritason DFT-laitteistosuunnittelija
Normal Computing51 – 200 Työntekijät
Johda fysiikasta inspiraationsa saaneiden ASIC-piirien testattavuussuunnittelua: scan, ATPG, MBIST ja piirin testattavuus. Vastaa DFT-arkkitehtuurista, verifioinnista, valmistusvalmiudesta ja tape-out-vaiheesta.
Avaa


