
Старши DFT хардуерен инженер
Normal Computing51 – 200 Служители
Ръководи проектирането за тестируемост (DFT) на вдъхновените от физиката ASIC чипове на Normal Computing, включително сканиращи вериги, ATPG, MBIST и тестируемост на силиция. Отговаря за DFT архитектурата, верификацията, готовността за производство и tapeout.
Отвори


