
Senior DFT-Hardwareingenieur
Normal Computing51 – 200 Mitarbeitende
Verantwortung für Design-for-Test der physikinspirierten ASICs von Normal Computing – einschließlich Scan, ATPG, MBIST und Testbarkeit auf Siliziumebene. Gestaltung der DFT-Architektur sowie Verantwortung für Verifikation, Fertigungsreife und Tapeout.
Öffnen


