LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Töötajad
Kättesaadava profiiliteabe järgi on Normal Computing 2022. aastal asutatud ettevõte, kuid teave ei kirjelda selle tooteid, teenuseid, tegevusala ega värbamiskonteksti. Tööotsijatele kasuliku ülevaate koostamiseks on vaja rohkem ettevõttepõhist teavet.
LinkedIn
Töökohad ettevõttes

Vanem DFT-riistvarainsener

Juhi füüsikast inspireeritud ASIC-ide testitavuse projekteerimist: scan, ATPG, MBIST ja räni testitavus. Vastuta DFT-arhitektuuri, verifitseerimise, tootmisvalmiduse ja tape-out'i eest.

USAmeerika ÜhendriigidCACaliforniaHübriidtööTäistööaegSeeniorJuhtivspetsialistNõutav Keel: ingliseRiistvarainsener
Python

Kirjeldus

  • Juhi järgmise põlvkonna füüsikast inspireeritud ASIC-ide DFT-arhitektuuri ja teostust alates RTL-i algfaasist kuni tape-out'i ja räni käivitamiseni.
  • Määra scan'i, ATPG, MBIST-i ja boundary scan'i strateegiad.
  • Tööta välja kiibitaseme DFT-arhitektuur, mis hõlmab scan'i lisamist ja tihendamist, ATPG-d, MBIST-i, boundary scan'i/JTAG-i ning testimise juurdepääsutaristut.
  • Koordineeri DFT lisamist ja integreerimist RTL-i, sünteesi ja füüsilise disaini vahel.
  • Juhi DFT verifitseerimist, testmustrite genereerimist, rikkekatvuse analüüsi, testrežiimide valideerimist ja tape-out'i eelset heakskiitu.
  • Tarnigi tootmispartneritele tootmisvalmis testmustrid ja kaasnevad materjalid, sealhulgas ATE integreerimine, käivitamine ja diagnostika dokumentatsioon.
  • Loo skaleeritavad DFT töövood, automatiseerimine ja praktikad valdkonna standardsetes EDA-tööriistades.
  • Määra tehnilised nõuded, jälgi sisseostetud DFT-tööd ja hinda välispartnerite tarnitavaid tulemusi.
  • Tee koostööd RTL-i, verifitseerimise, füüsilise disaini, ränitoote inseneeria, tootmise ja välispartnerite meeskondadega.

Nõuded

  • Vähemalt seitse aastat DFT teostamise kogemust keerukate ASIC-ide või SoC-dega, sealhulgas edukad tape-out'id.
  • Tugev praktiline oskus scan'i lisamises, ATPG-s, scan'i tihendamises, rikkekatvuse analüüsis ja testmustrite genereerimises.
  • Tõendatud kogemus MBIST-i ja boundary scan'i/JTAG-iga ning DFT integreerimisega RTL-i ja väravataseme disainidesse.
  • Siemens Tessenti, Synopsys TestMAX-i või Cadence Moduse valdamine.
  • Head teadmised RTL-i disainist, sünteesist, staatilisest ajastuse analüüsist ja füüsilise disaini kaalutlustest.
  • Kogemus tootmistestide mustrite tarnimisega ning koostööga ränitoote inseneeria või ATE meeskondadega.
  • Hea skriptimisoskus Pythonis, Tcl-is või sarnastes keeltes.
  • Oskus vastutada iseseisvalt DFT-arhitektuuri eest, juhtida valdkondadevahelisi tehnilisi otsuseid ning suhelda disaini-, verifitseerimis- ja tootearenduse meeskondadega.
  • Kogemus DFT-arhitektuuri ja metoodika nullist loomisel uue ASIC-programmi jaoks.
  • IEEE 1500 ja IEEE 1687 (IJTAG) standardite, hierarhilise DFT ning täiustatud scan'i tihendamise tehnikate tundmine.
  • Kogemus mälu redundantsuse, sisseehitatud eneseparanduse (BISR), räni diagnostika ja saagise parandamisega.
  • Kogemus väliste DFT-teostuspartneritega töötamisel või sisseostetud töö tulemuste haldamisel.
  • Kokkupuude AI-kiirendite, mälumahukate arhitektuuride või ebatraditsiooniliste arvutussüsteemidega.
  • Kogemus AI-abiga või agentsete tööriistade kasutamisel ränidisaini ja verifitseerimise töövoogude automatiseerimiseks.

Hüved

  • Võrdseid võimalusi pakkuv tööandja.
  • Mitmekesisusele pühendunud kaasav töökeskkond.
  • Puuetega inimestele on saadaval mõistlikud kohandused.

Seotud töökohad