資深 DFT 硬體工程師
負責 Normal Computing 物理啟發式 ASIC 的可測試性設計，涵蓋掃描、ATPG、MBIST 與矽晶測試能力。 主導 DFT 架構、驗證、量產準備及流片工作。
說明
- 負責新一代物理啟發式 ASIC 的 DFT 架構與實作，從早期 RTL 到流片及矽晶初期測試。
- 制定掃描、ATPG、MBIST 與邊界掃描策略。
- 開發晶片層級 DFT 架構，涵蓋掃描插入與壓縮、ATPG、MBIST、邊界掃描/JTAG 及測試存取基礎設施。
- 協調 RTL、綜合及實體設計各階段的 DFT 插入與整合。
- 主導 DFT 驗證、測試向量產生、故障涵蓋率分析、測試模式驗證及流片簽核。
- 提供製造合作夥伴可供量產使用的測試向量及相關資料，包括 ATE 整合、初期測試與故障診斷文件。
- 運用業界標準 EDA 工具，建立可擴充的 DFT 流程、自動化工具及實務方法。
- 制定技術需求、監督委外 DFT 工作，並評估外部合作夥伴的交付成果。
- 與 RTL、驗證、實體設計、矽晶產品工程、製造及外部合作夥伴團隊合作。
職位要求
- 至少七年複雜 ASIC 或 SoC 的 DFT 實作經驗，並參與成功流片專案。
- 熟練實作掃描插入、ATPG、掃描壓縮、故障涵蓋率分析及測試向量產生。
- 具備 MBIST、邊界掃描/JTAG，以及 RTL 與閘級設計 DFT 整合的實務經驗。
- 熟悉 Siemens Tessent、Synopsys TestMAX 或 Cadence Modus。
- 具備 RTL 設計、綜合、靜態時序分析及實體設計考量的扎實知識。
- 具備交付製造測試向量的經驗，並曾與矽晶產品工程或 ATE 團隊合作。
- 具備 Python、Tcl 或類似語言的扎實腳本撰寫能力。
- 能獨立負責 DFT 架構、主導跨職能技術決策，並與設計、驗證及產品工程團隊溝通。
- 具備從零開始為新 ASIC 專案建立 DFT 架構與方法的經驗。
- 熟悉 IEEE 1500、IEEE 1687（IJTAG）、階層式 DFT 及先進掃描壓縮技術。
- 具備記憶體冗餘、內建自我修復（BISR）、矽晶診斷及良率提升經驗。
- 具備與外部 DFT 實作合作夥伴合作或管理委外交付成果的經驗。
- 接觸過 AI 加速器、大容量記憶體架構或非傳統運算系統。
- 具備使用 AI 輔助或代理工具自動化矽晶設計與驗證流程的經驗。
福利待遇
- 提供平等就業機會。
- 打造致力於多元共融的工作環境。
- 為身心障礙人士提供合理便利措施。
