LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Mga Empleyado
Ayon sa impormasyong available sa profile, itinatag ang Normal Computing noong 2022, ngunit walang detalye tungkol sa mga produkto, serbisyo, industriya, o konteksto ng pagkuha nito ng mga empleyado. Kailangan pa ng mas maraming impormasyong partikular sa kumpanya upang makapagbigay ng kapaki-pakinabang na pangkalahatang paglalarawan para sa mga naghahanap ng trabaho.
LinkedIn
Mga Trabaho sa Kumpanya

Senior na Inhinyero ng DFT Hardware

Pangasiwaan ang design-for-test para sa mga ASIC ng Normal Computing na hango sa pisika, kabilang ang scan, ATPG, MBIST, at testability ng silicon. Pangunahan ang arkitektura ng DFT, beripikasyon, kahandaan sa pagmamanupaktura, at paghahanda para sa tapeout.

USEstados UnidosCACaliforniaHybridFull-timeSeniorLeadKinakailangang Wika: InglesInhinyero ng hardware
Python

Paglalarawan

  • Pangunahan ang arkitektura at implementasyon ng DFT para sa mga susunod na henerasyong ASIC na hango sa pisika, mula sa maagang RTL hanggang tapeout at silicon bring-up.
  • Itakda ang mga estratehiya para sa scan, ATPG, MBIST, at boundary scan.
  • Bumuo ng arkitektura ng DFT sa antas ng chip na sumasaklaw sa scan insertion at compression, ATPG, MBIST, boundary scan/JTAG, at imprastraktura para sa test access.
  • Iugnay ang DFT insertion at integrasyon sa RTL, synthesis, at physical design.
  • Pangunahan ang beripikasyon ng DFT, pagbuo ng pattern, pagsusuri sa fault coverage, pagpapatunay ng test mode, at signoff hanggang tapeout.
  • Magbigay sa mga manufacturing partner ng mga pattern ng pagsubok at kaugnay na materyales na handa para sa produksyon, kabilang ang integrasyon ng ATE, bring-up, at dokumentasyon sa diagnosis.
  • Bumuo ng mga scalable na DFT flow, automation, at kasanayan gamit ang mga pamantayan sa industriya na EDA tool.
  • Itakda ang mga teknikal na kinakailangan, pangasiwaan ang kinontratang gawain sa DFT, at suriin ang mga ipinasa ng mga panlabas na partner.
  • Makipagtulungan sa mga pangkat ng RTL, beripikasyon, physical design, silicon product engineering, pagmamanupaktura, at mga panlabas na partner.

Mga Kinakailangan

  • May hindi bababa sa pitong taong karanasan sa pagpapatupad ng DFT para sa mga komplikadong ASIC o SoC, kabilang ang matagumpay na mga tapeout.
  • May praktikal na husay sa scan insertion, ATPG, scan compression, pagsusuri sa fault coverage, at pagbuo ng mga pattern ng pagsubok.
  • May napatunayang karanasan sa MBIST, boundary scan/JTAG, at integrasyon ng DFT sa mga disenyong RTL at gate-level.
  • Sanay gumamit ng Siemens Tessent, Synopsys TestMAX, o Cadence Modus.
  • May matibay na kaalaman sa disenyo ng RTL, synthesis, static timing analysis, at mga konsiderasyon sa physical design.
  • May karanasan sa paghahatid ng mga pattern ng pagsubok para sa pagmamanupaktura at pakikipagtulungan sa mga pangkat ng silicon product engineering o ATE.
  • Mahusay gumawa ng mga script gamit ang Python, Tcl, o katulad na wika.
  • Kayang magmay-ari nang mag-isa sa arkitektura ng DFT, manguna sa mga teknikal na pasyang nangangailangan ng pagtutulungan ng iba’t ibang pangkat, at makipag-ugnayan sa mga pangkat ng disenyo, beripikasyon, at product engineering.
  • May karanasan sa pagbuo mula sa simula ng arkitektura at metodolohiya ng DFT para sa bagong programang ASIC.
  • Pamilyar sa IEEE 1500, IEEE 1687 (IJTAG), hierarchical DFT, at mga advanced na teknik sa scan compression.
  • May karanasan sa memory redundancy, built-in self-repair (BISR), silicon diagnosis, at pagpapahusay ng yield.
  • May karanasan sa pakikipagtulungan sa mga panlabas na partner sa implementasyon ng DFT o pamamahala sa mga ipinasa nilang gawain.
  • May kaalaman o karanasan sa mga AI accelerator, arkitekturang masinsin sa memorya, o di-karaniwang sistema ng computing.
  • May karanasan sa paggamit ng mga tool na tinutulungan ng AI o agentic upang i-automate ang mga workflow sa disenyo at beripikasyon ng silicon.

Mga Benepisyo

  • Employer na nagbibigay ng pantay na oportunidad.
  • Inklusibong lugar ng trabaho na nakatuon sa pagkakaiba-iba.
  • May makatuwirang mga akomodasyon para sa mga taong may kapansanan.

Mga Kaugnay na Trabaho

Cisco

Inhinyero sa Integridad ng Signal at Power para sa ASIC Packaging

Cisco
Sponsor ng H1B VisaHardwareKorporasyonSeguridad
USEstados UnidosCACalifornia
$155,000 – $222,600 / taon
HybridFull-timeGitnang antasSeniorKinakailangang Wika: InglesInhinyero ng hardware

Bumuo ng susunod na henerasyon ng high-speed networking hardware sa Cisco sa pamamagitan ng pagdidisenyo, pagsi-simulate, at pagpapatunay ng ASIC package at interconnect. Ituon ang gawain sa integridad ng signal at power sa advanced packaging.

Buksan
Arable

Punong Inhinyero ng Hardware sa Arable (Hybrid, Estados Unidos)

Arable
51 – 200 Mga Empleyado
Sponsor ng H1B VisaLogisticsPagkain at inuminPagkonsulta
USEstados UnidosCACaliforniaHybridFull-timeLeadKinakailangang Wika: InglesInhinyero ng hardware

Pangunahan ang pagbuo ng hardware na nakabatay sa PCB para sa pagsukat sa agrikultura, mula prototype hanggang produksyon sa Arable. Tumulong bumuo ng maaasahang mga sistema ng datos para sa bukid sa pamamagitan ng pamumuno sa engineering at pakikipagtulungan sa iba’t ibang pangkat.

Buksan