LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Medewerkers
De beschikbare profielinformatie vermeldt dat Normal Computing in 2022 is opgericht, maar geeft geen informatie over producten, diensten, de sector of de wervingscontext. Voor een nuttig overzicht voor werkzoekenden is meer bedrijfsspecifieke informatie nodig.
LinkedIn
Vacatures bij het bedrijf

Senior DFT-hardware-engineer

Leid design-for-test voor de physics-geïnspireerde ASIC’s van Normal Computing, met scan, ATPG, MBIST en testbaarheid op silicium. Bepaal de DFT-architectuur en stuur verificatie, productievoorbereiding en tape-out aan.

USVerenigde StatenCACaliforniëHybrideVoltijdSeniorLeadVereiste Taal: EngelsHardware engineer
Python

Beschrijving

  • Leid de DFT-architectuur en implementatie voor de volgende generatie physics-geïnspireerde ASIC’s, van vroege RTL tot tape-out en het opstarten van silicium.
  • Bepaal de strategieën voor scan, ATPG, MBIST en boundary scan.
  • Ontwikkel de DFT-architectuur op chipniveau, met scaninvoeging en -compressie, ATPG, MBIST, boundary scan/JTAG en infrastructuur voor testtoegang.
  • Coördineer de invoeging en integratie van DFT in RTL, synthese en fysiek ontwerp.
  • Leid de DFT-verificatie, patroongeneratie, analyse van foutdekking, validatie van testmodi en sign-off tot en met tape-out.
  • Lever productieklare testpatronen en documentatie aan productiepartners, waaronder ATE-integratie, opstartondersteuning en documentatie voor diagnose.
  • Bouw schaalbare DFT-processen, automatisering en werkwijzen met gangbare EDA-tools.
  • Stel technische eisen vast, houd toezicht op uitbesteed DFT-werk en beoordeel resultaten van externe partners.
  • Werk samen met teams voor RTL, verificatie, fysiek ontwerp, productengineering voor silicium en productie, en met externe partners.

Vereisten

  • Minimaal zeven jaar ervaring met DFT-implementatie voor complexe ASIC’s of SoC’s, waaronder succesvolle tape-outs.
  • Ruime praktische kennis van scaninvoeging, ATPG, scancompressie, analyse van foutdekking en het genereren van testpatronen.
  • Aantoonbare ervaring met MBIST, boundary scan/JTAG en DFT-integratie in RTL- en gate-level-ontwerpen.
  • Ervaring met Siemens Tessent, Synopsys TestMAX of Cadence Modus.
  • Goede kennis van RTL-ontwerp, synthese, statische timinganalyse en aandachtspunten voor fysiek ontwerp.
  • Ervaring met het leveren van productietestpatronen en samenwerking met teams voor productengineering van silicium of ATE.
  • Sterke vaardigheden in scripten met Python, Tcl of vergelijkbare talen.
  • Je kunt zelfstandig de verantwoordelijkheid nemen voor de DFT-architectuur, technische beslissingen over verschillende disciplines heen leiden en communiceren met teams voor ontwerp, verificatie en productengineering.
  • Ervaring met het vanaf de basis opzetten van DFT-architectuur en -methoden voor een nieuw ASIC-programma.
  • Kennis van IEEE 1500, IEEE 1687 (IJTAG), hiërarchische DFT en geavanceerde scancompressietechnieken.
  • Ervaring met geheugenredundantie, built-in self-repair (BISR), siliciumdiagnose en opbrengstverbetering.
  • Ervaring met externe DFT-implementatiepartners of het aansturen van uitbesteed werk.
  • Ervaring met AI-accelerators, geheugenintensieve architecturen of onconventionele computersystemen.
  • Ervaring met AI-ondersteunde of agentische tools voor het automatiseren van workflows voor siliciumontwerp en -verificatie.

Voordelen

  • Werkgever die gelijke kansen biedt.
  • Inclusieve werkplek met aandacht voor diversiteit.
  • Redelijke aanpassingen zijn beschikbaar voor mensen met een beperking.

Gerelateerde vacatures