Normal Computing
Normal Computing
51 – 200 Funcionários
As informações de perfil disponíveis identificam a Normal Computing como uma empresa fundada em 2022, mas não descrevem seus produtos, serviços, setor ou contexto de contratação. São necessários mais detalhes específicos sobre a empresa para oferecer uma apresentação útil a quem busca emprego.

Engenheiro de hardware FPGA

Dê vida a projetos ASIC inspirados na física para IA e infraestrutura de semicondutores, assumindo a implementação RTL, a validação PCIe, a prototipagem FPGA e a inicialização do silício.

Descrição

  • Lidere a seleção, a aquisição e a inicialização de plataformas de prototipagem FPGA para validação de RTL antes da fabricação do silício e desenvolvimento de software.
  • Adapte RTL de ASICs complexos para dispositivos FPGA, incluindo arquiteturas com múltiplos clocks, pontes CDC e fechamento de temporização em projetos densos.
  • Integre projetos internos com IPs de terceiros e de fornecedores.
  • Oriente o uso do ecossistema AMD/Xilinx, incluindo Vivado IP Integrator, transceptores e controladores de memória.
  • Projete, implemente e valide E/S de alta velocidade, especialmente PCIe para placas aceleradoras em servidores padrão.
  • Crie projetos de teste baseados em FPGA para inicialização do silício, caracterização de dispositivos e ambientes automatizados de teste.
  • Desenvolva software de abstração de hardware em Python e C++, geração de mapas de registradores e fluxos automatizados de build e regressão.
  • Diagnostique problemas de temporização e funcionamento no laboratório usando ILA/Vivado Analyzer, osciloscópios, analisadores lógicos e caracterização de BER e diagramas de olho.
  • Colabore diariamente com as equipes de silício, EDA e pesquisa durante todo o ciclo de vida do FPGA.

Requisitos

  • Experiência profissional comprovada levando projetos FPGA do RTL ao fechamento de temporização e à validação em hardware.
  • Conhecimento especializado de SystemVerilog e/ou VHDL para síntese.
  • Sólida proficiência em Xilinx Vivado, incluindo síntese, posicionamento e roteamento, fechamento de temporização e catálogo de IP.
  • Experiência prática na implementação e depuração de PCIe, AXI/AHB, SPI, UART, JTAG e outras interfaces comuns.
  • Sólidos conhecimentos de Python para automação, testes e ferramentas de build.
  • Experiência prática em inicialização de placas e depuração em laboratório.
  • Capacidade de trabalhar de forma independente, adaptar-se rapidamente e resolver problemas ambíguos em hardware, software e física.
  • Experiência com frameworks de verificação como Cocotb ou UVM será considerada um diferencial.
  • Experiência em implantar modelos de aprendizado de máquina em FPGAs ou criar pipelines de processamento de sinais em tempo real com latência inferior a um microssegundo será considerada um diferencial.
  • Experiência com ASICs de sinal misto será considerada um diferencial.
  • Conhecimentos de ajuste de SERDES e fundamentos de integridade de sinal serão considerados um diferencial.
  • Experiência com CI/CD de hardware usando GitLab CI e fluxos de build e teste baseados em Docker será considerada um diferencial.

Benefícios

  • Participação acionária.
  • Empresa que oferece oportunidades iguais e tem compromisso com diversidade e inclusão.
  • Adaptações razoáveis para pessoas com deficiência.

Vagas relacionadas

Cisco

Engenheiro de integridade de sinal e potência para encapsulamento ASIC

Cisco

Desenvolva hardware de redes de alta velocidade de próxima geração na Cisco por meio do projeto, da simulação e da validação de encapsulamentos e interconexões ASIC. Concentre-se na integridade de sinal e potência em tecnologias avançadas de encapsulamento.

Abrir