LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Mga Empleyado
Ayon sa impormasyong available sa profile, itinatag ang Normal Computing noong 2022, ngunit walang detalye tungkol sa mga produkto, serbisyo, industriya, o konteksto ng pagkuha nito ng mga empleyado. Kailangan pa ng mas maraming impormasyong partikular sa kumpanya upang makapagbigay ng kapaki-pakinabang na pangkalahatang paglalarawan para sa mga naghahanap ng trabaho.
LinkedIn
Mga Trabaho sa Kumpanya

Inhinyero ng FPGA Hardware

Isakatuparan ang mga disenyong ASIC na hango sa pisika para sa imprastraktura ng AI at semiconductor. Pangasiwaan ang implementasyon ng RTL, beripikasyon ng PCIe, prototyping ng FPGA, at paunang pag-andar ng silikon.

USEstados UnidosCACaliforniaNYNew York
$250,000 – $340,000 / taon
HybridFull-timeGitnang antasSeniorKinakailangang Wika: InglesInhinyero ng hardware
C++DockerPython

Paglalarawan

  • Pangunahan ang pagpili, pagkuha, at paunang pagpapaandar ng mga platform para sa FPGA prototyping para sa beripikasyon ng RTL bago magkaroon ng silikon at pagbuo ng software.
  • Iangkop ang masasalimuot na RTL ng ASIC para sa mga target na FPGA, kabilang ang mga arkitekturang maraming clock, mga tulay ng CDC, at pagsasara ng timing sa mga siksik na disenyo.
  • Isama ang mga panloob na disenyo sa IP ng third party at vendor.
  • Gabayan ang paggamit sa ecosystem ng AMD/Xilinx, kabilang ang Vivado IP Integrator, mga transceiver, at mga memory controller.
  • Idisenyo, ipatupad, at beripikahin ang high-speed I/O, lalo na ang PCIe para sa mga accelerator card sa karaniwang mga server.
  • Bumuo ng mga disenyo ng pagsubok na nakabatay sa FPGA para sa paunang pagpapaandar ng silikon, pagkilala sa katangian ng device, at mga awtomatikong kapaligiran ng pagsubok.
  • Bumuo ng hardware abstraction software sa Python at C++, paglikha ng register map, at mga awtomatikong workflow para sa build at regression.
  • Suriin ang mga problema sa timing at paggana sa lab gamit ang ILA/Vivado Analyzer, mga oscilloscope, logic analyzer, at pagkilala sa BER at eye diagram.
  • Araw-araw na makipagtulungan sa mga pangkat ng silikon, EDA, at pananaliksik sa buong siklo ng buhay ng FPGA.

Mga Kinakailangan

  • May napatunayang karanasan sa industriya sa pagdadala ng mga disenyo ng FPGA mula RTL hanggang sa pagsasara ng timing at napatunayang hardware.
  • Dalubhasang kaalaman sa SystemVerilog at/o VHDL para sa synthesis.
  • Mahusay gumamit ng Xilinx Vivado, kabilang ang synthesis, placement at routing, pagsasara ng timing, at IP catalog.
  • Praktikal na karanasan sa pag-implementa at pag-debug ng PCIe, AXI/AHB, SPI, UART, JTAG, at iba pang karaniwang interface.
  • Mahusay sa Python para sa automation, pagsubok, at mga build tool.
  • Mahusay sa paunang pagpapaandar sa antas ng board at hands-on na pag-debug sa lab.
  • Kayang magtrabaho nang mag-isa, mabilis umangkop, at lutasin ang mga problemang hindi malinaw ang saklaw sa hardware, software, at pisika.
  • Karagdagang bentahe ang karanasan sa mga verification framework gaya ng Cocotb o UVM.
  • Karagdagang bentahe ang karanasan sa pag-deploy ng mga machine learning model sa FPGA o pagbuo ng mga real-time na pipeline sa pagproseso ng signal na wala pang isang microsecond ang pagkaantala.
  • Karagdagang bentahe ang karanasan sa mixed-signal ASIC.
  • Karagdagang bentahe ang kasanayan sa pag-tune ng SERDES at mga pangunahing kaalaman sa integridad ng signal.
  • Karagdagang bentahe ang karanasan sa hardware CI/CD gamit ang GitLab CI at mga workflow sa build at pagsubok na nakabatay sa Docker.

Mga Benepisyo

  • Equity.
  • Isang employer na nagbibigay ng pantay na oportunidad at nakatuon sa pagkakaiba-iba at inklusyon.
  • Mga makatuwirang akomodasyon para sa mga taong may kapansanan.

Mga Kaugnay na Trabaho

Cisco

Inhinyero sa Integridad ng Signal at Power para sa ASIC Packaging

Cisco
Sponsor ng H1B VisaHardwareKorporasyonSeguridad
USEstados UnidosCACalifornia
$155,000 – $222,600 / taon
HybridFull-timeGitnang antasSeniorKinakailangang Wika: InglesInhinyero ng hardware

Bumuo ng susunod na henerasyon ng high-speed networking hardware sa Cisco sa pamamagitan ng pagdidisenyo, pagsi-simulate, at pagpapatunay ng ASIC package at interconnect. Ituon ang gawain sa integridad ng signal at power sa advanced packaging.

Buksan