LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Karyawan
Informasi profil yang tersedia menyebut Normal Computing didirikan pada 2022, tetapi tidak menjelaskan produk, layanan, industri, atau konteks perekrutannya. Diperlukan lebih banyak detail khusus perusahaan untuk memberikan gambaran yang bermanfaat bagi pencari kerja.
LinkedIn
Lowongan Perusahaan

Insinyur Perangkat Keras FPGA

Wujudkan desain ASIC terinspirasi fisika untuk infrastruktur AI dan semikonduktor. Tangani implementasi RTL, validasi PCIe, prototipe FPGA, dan persiapan awal silikon.

USAmerika SerikatCACaliforniaNYNew York
$250.000 – $340.000 / tahun
HibridaPenuh waktuMenengahSeniorBahasa Wajib: InggrisInsinyur perangkat keras
C++DockerPython

Deskripsi

  • Pimpin pemilihan, pengadaan, dan persiapan platform prototipe FPGA untuk validasi RTL sebelum silikon tersedia serta pengembangan perangkat lunak.
  • Sesuaikan RTL ASIC yang kompleks untuk target FPGA, termasuk arsitektur multi-clock, jembatan CDC, dan penutupan timing pada desain padat.
  • Integrasikan desain internal dengan IP pihak ketiga dan IP vendor.
  • Arahkan penggunaan ekosistem AMD/Xilinx, termasuk Vivado IP Integrator, transceiver, dan pengontrol memori.
  • Rancang, implementasikan, dan validasi I/O berkecepatan tinggi, terutama PCIe untuk kartu akselerator di server standar.
  • Bangun desain pengujian berbasis FPGA untuk persiapan awal silikon, karakterisasi perangkat, dan lingkungan pengujian otomatis.
  • Kembangkan perangkat lunak abstraksi perangkat keras dengan Python dan C++, pembuatan peta register, serta alur kerja build dan regresi otomatis.
  • Diagnosis masalah timing dan fungsi di laboratorium menggunakan ILA/Vivado Analyzer, osiloskop, penganalisis logika, serta karakterisasi BER dan diagram mata.
  • Berkolaborasi setiap hari dengan tim silikon, EDA, dan riset sepanjang siklus hidup FPGA.

Persyaratan

  • Memiliki pengalaman industri yang terbukti dalam menangani desain FPGA dari RTL hingga penutupan timing dan perangkat keras tervalidasi.
  • Menguasai SystemVerilog dan/atau VHDL untuk sintesis.
  • Mahir menggunakan Xilinx Vivado, termasuk sintesis, penempatan dan perutean, penutupan timing, serta katalog IP.
  • Memiliki pengalaman praktis menerapkan dan men-debug PCIe, AXI/AHB, SPI, UART, JTAG, dan antarmuka umum lainnya.
  • Menguasai Python untuk otomatisasi, pengujian, dan alat build.
  • Memiliki keterampilan persiapan awal pada tingkat papan dan pen-debug-an langsung di laboratorium.
  • Mampu bekerja mandiri, cepat beradaptasi, dan memecahkan masalah yang belum terdefinisi dengan jelas di bidang perangkat keras, perangkat lunak, dan fisika.
  • Pengalaman dengan kerangka kerja verifikasi seperti Cocotb atau UVM menjadi nilai tambah.
  • Pengalaman menerapkan model pembelajaran mesin ke FPGA atau membangun pipeline pemrosesan sinyal waktu nyata dengan latensi di bawah satu mikrodetik menjadi nilai tambah.
  • Pengalaman dengan ASIC sinyal campuran menjadi nilai tambah.
  • Kemampuan menyetel SERDES dan pemahaman dasar integritas sinyal menjadi nilai tambah.
  • Pengalaman dengan CI/CD perangkat keras menggunakan GitLab CI dan alur kerja build serta pengujian berbasis Docker menjadi nilai tambah.

Tunjangan

  • Kepemilikan saham.
  • Pemberi kerja yang memberikan kesempatan setara serta berkomitmen pada keberagaman dan inklusi.
  • Akomodasi yang wajar bagi penyandang disabilitas.

Lowongan Terkait