LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Medewerkers
De beschikbare profielinformatie vermeldt dat Normal Computing in 2022 is opgericht, maar geeft geen informatie over producten, diensten, de sector of de wervingscontext. Voor een nuttig overzicht voor werkzoekenden is meer bedrijfsspecifieke informatie nodig.
LinkedIn
Vacatures bij het bedrijf

FPGA-hardware-engineer

Breng op fysica geïnspireerde ASIC-ontwerpen tot leven voor AI- en halfgeleiderinfrastructuur. Je neemt de RTL-implementatie, PCIe-validatie, FPGA-prototyping en de ingebruikname van silicium voor je rekening.

USVerenigde StatenCACaliforniëNYNew York
$ 250.000 – $ 340.000 / jaar
HybrideVoltijdMediorSeniorVereiste Taal: EngelsHardware engineer
C++DockerPython

Beschrijving

  • Leid de selectie, aanschaf en ingebruikname van FPGA-prototypeplatforms voor RTL-validatie vóór de chipproductie en softwareontwikkeling.
  • Pas complexe ASIC-RTL aan voor FPGA-doelen, waaronder architecturen met meerdere klokdomeinen, CDC-bruggen en timing closure bij complexe ontwerpen.
  • Integreer interne ontwerpen met IP van derden en leveranciers.
  • Begeleid het gebruik van het AMD/Xilinx-ecosysteem, waaronder Vivado IP Integrator, transceivers en geheugencontrollers.
  • Ontwerp, implementeer en valideer snelle I/O, met name PCIe voor accelerator-kaarten in standaardservers.
  • Bouw FPGA-gebaseerde testontwerpen voor de ingebruikname van silicium, karakterisering van apparaten en geautomatiseerde testomgevingen.
  • Ontwikkel hardware-abstractiesoftware in Python en C++, genereer registermaps en automatiseer build- en regressieworkflows.
  • Spoor timing- en functionele problemen in het lab op met ILA/Vivado Analyzer, oscilloscopen, logic analyzers en BER- en oogdiagrammetingen.
  • Werk tijdens de volledige FPGA-levenscyclus dagelijks samen met silicium-, EDA- en onderzoeksteams.

Vereisten

  • Aantoonbare ervaring in de industrie met FPGA-ontwerpen, van RTL via timing closure tot gevalideerde hardware.
  • Grondige kennis van SystemVerilog en/of VHDL voor synthese.
  • Ruime ervaring met Xilinx Vivado, waaronder synthese, plaatsing en routering, timing closure en de IP-catalogus.
  • Praktische ervaring met de implementatie en foutopsporing van PCIe, AXI/AHB, SPI, UART, JTAG en andere gangbare interfaces.
  • Sterke Python-vaardigheden voor automatisering, testen en buildtools.
  • Ruime ervaring met ingebruikname op bordniveau en praktische vaardigheden in labdebugging.
  • Je kunt zelfstandig werken, je snel aanpassen en onduidelijke problemen oplossen op het gebied van hardware, software en fysica.
  • Ervaring met verificatieframeworks zoals Cocotb of UVM is een pluspunt.
  • Ervaring met het implementeren van machinelearningmodellen op FPGA's of het bouwen van realtime signaalverwerkingspijplijnen met een latentie van minder dan een microseconde is een pluspunt.
  • Ervaring met mixed-signal-ASIC's is een pluspunt.
  • Kennis van SERDES-afstelling en de basisprincipes van signaalintegriteit is een pluspunt.
  • Ervaring met hardware-CI/CD via GitLab CI en op Docker gebaseerde build- en testworkflows is een pluspunt.

Voordelen

  • Aandelenparticipatie.
  • Een werkgever die gelijke kansen, diversiteit en inclusie hoog in het vaandel heeft.
  • Redelijke aanpassingen voor mensen met een beperking.

Gerelateerde vacatures