FPGAハードウェアエンジニア
物理学に着想を得たASIC設計を、AIおよび半導体インフラ向けの実機へと結実させます。RTL実装、PCIe検証、FPGAプロトタイピング、シリコンの立ち上げを担当します。 FPGAのライフサイクル全体を通じて、シリコン、EDA、研究チームと日々連携します。
仕事内容
- シリコン製造前のRTL検証とソフトウェア開発に向け、FPGAプロトタイピングプラットフォームの選定、調達、立ち上げを主導します。
- マルチクロックアーキテクチャ、CDCブリッジ、高密度設計のタイミング収束を含め、複雑なASIC RTLをFPGA向けに適合させます。
- 社内設計とサードパーティおよびベンダーのIPを統合します。
- Vivado IP Integrator、トランシーバー、メモリーコントローラーなど、AMD/Xilinxエコシステムの活用を推進します。
- 高速I/Oを設計、実装、検証します。特に標準サーバーのアクセラレータカード向けPCIeを担当します。
- シリコンの立ち上げ、デバイス特性評価、自動テスト環境に用いるFPGAベースのテスト設計を構築します。
- PythonとC++によるハードウェア抽象化ソフトウェア、レジスターマップ生成、自動ビルドおよび回帰テストのワークフローを開発します。
- ILA/Vivado Analyzer、オシロスコープ、ロジックアナライザー、BERおよびアイダイアグラムの評価を用いて、ラボでタイミングや機能の問題を診断します。
- FPGAのライフサイクル全体を通じて、シリコン、EDA、研究チームと日々連携します。
応募要件
- FPGA設計をRTLからタイミング収束まで進め、検証済みハードウェアを実現した業界経験。
- 合成向けのSystemVerilogおよび／またはVHDLに関する高度な知識。
- 合成、配置配線、タイミング収束、IP Catalogを含むXilinx Vivadoの高い習熟度。
- PCIe、AXI/AHB、SPI、UART、JTAGなど一般的なインターフェースの実装およびデバッグの実務経験。
- 自動化、テスト、ビルドツールに活用できる高いPythonスキル。
- ボードレベルの立ち上げと、ラボでの実践的なデバッグスキル。
- ハードウェア、ソフトウェア、物理学にまたがる曖昧な問題に対し、自立して素早く適応しながら解決できる能力。
- CocotbやUVMなどの検証フレームワークの経験があれば尚可。
- 機械学習モデルのFPGAへの展開、またはリアルタイムのサブマイクロ秒信号処理パイプライン構築の経験があれば尚可。
- ミックスドシグナルASICの経験があれば尚可。
- SERDESのチューニングとシグナルインテグリティの基礎知識があれば尚可。
- GitLab CIとDockerベースのビルド・テストワークフローを用いたハードウェアCI/CDの経験があれば尚可。
福利厚生
- 株式報酬。
- 多様性と包摂を重視する、機会均等雇用主です。
- 障害のある方に合理的配慮を提供します。
