LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Zamestnanci
Dostupné informácie o profile uvádzajú, že spoločnosť Normal Computing bola založená v roku 2022, ale neobsahujú údaje o jej produktoch, službách, odvetví ani kontexte náboru. Na vytvorenie užitočného prehľadu pre uchádzačov o zamestnanie sú potrebné ďalšie informácie o spoločnosti.
LinkedIn
Pracovné ponuky spoločnosti

FPGA hardvérový inžinier

Oživujte ASIC návrhy inšpirované fyzikou pre AI a polovodičovú infraštruktúru. Zodpovedajte za implementáciu RTL, validáciu PCIe, prototypovanie na FPGA a oživovanie kremíkových čipov.

USSpojené štátyCAKaliforniaNYNew York
250 000 $ – 340 000 $ / rok
HybridnePlný úväzokStredná úroveňSeniorPožadovaný Jazyk: angličtinaHardvérový inžinier
C++DockerPython

Popis

  • Veďte výber, obstarávanie a oživovanie prototypovacích platforiem FPGA na validáciu RTL pred výrobou kremíka a vývoj softvéru.
  • Prispôsobujte komplexné RTL pre ASIC cieľovým platformám FPGA vrátane viacnásobných hodinových domén, mostíkov CDC a časovej uzávierky pri rozsiahlych návrhoch.
  • Integrujte interné návrhy s IP blokmi tretích strán a výrobcov.
  • Usmerňujte používanie ekosystému AMD/Xilinx vrátane Vivado IP Integrator, transceiverov a pamäťových radičov.
  • Navrhujte, implementujte a validujte vysokorýchlostné vstupy a výstupy, najmä PCIe pre akcelerátorové karty v štandardných serveroch.
  • Vytvárajte testovacie návrhy založené na FPGA na oživovanie kremíkových čipov, charakterizáciu zariadení a automatizované testovacie prostredia.
  • Vyvíjajte softvér hardvérovej abstrakcie v jazykoch Python a C++, generovanie máp registrov a automatizované zostavovanie a regresné pracovné postupy.
  • Diagnostikujte časové a funkčné problémy v laboratóriu pomocou nástrojov ILA/Vivado Analyzer, osciloskopov, logických analyzátorov a charakterizácie BER a očných diagramov.
  • Denne spolupracujte s tímami pre kremíkové čipy, EDA a výskum počas celého životného cyklu FPGA.

Požiadavky

  • Preukázateľné skúsenosti z praxe s vývojom návrhov FPGA od RTL cez časovú uzávierku až po validovaný hardvér.
  • Odborná znalosť jazykov SystemVerilog a/alebo VHDL na syntézu.
  • Pokročilá znalosť nástroja Xilinx Vivado vrátane syntézy, rozmiestnenia a prepojenia, časovej uzávierky a katalógu IP.
  • Praktické skúsenosti s implementáciou a ladením rozhraní PCIe, AXI/AHB, SPI, UART, JTAG a ďalších bežných rozhraní.
  • Pokročilá znalosť jazyka Python na automatizáciu, testovanie a tvorbu nástrojov na zostavovanie.
  • Dobré zručnosti pri oživovaní dosiek a praktickom ladení v laboratóriu.
  • Schopnosť pracovať samostatne, rýchlo sa prispôsobovať a riešiť nejednoznačné problémy naprieč hardvérom, softvérom a fyzikou.
  • Skúsenosti s verifikačnými platformami, ako sú Cocotb alebo UVM, sú výhodou.
  • Skúsenosti s nasadzovaním modelov strojového učenia na FPGA alebo s tvorbou spracovateľských reťazcov signálu v reálnom čase s latenciou pod jednu mikrosekundu sú výhodou.
  • Skúsenosti so zmiešanými analógovo-digitálnymi ASIC sú výhodou.
  • Znalosť ladenia SERDES a základov integrity signálu je výhodou.
  • Skúsenosti s CI/CD pre hardvér pomocou GitLab CI a pracovných postupov zostavovania a testovania založených na Dockeri sú výhodou.

Benefity

  • Podiel vo firme.
  • Zamestnávateľ s rovnakými príležitosťami, ktorý podporuje rozmanitosť a inklúziu.
  • Primerané úpravy pracovných podmienok pre ľudí so zdravotným postihnutím.

Súvisiace pracovné ponuky

Cisco

Inžinier integrity signálu a napájania puzdier ASIC

Cisco
Sponzor víza H1BBezpečnosťHardvérPodnik
USSpojené štátyCAKalifornia
155 000 $ – 222 600 $ / rok
HybridnePlný úväzokStredná úroveňSeniorPožadovaný Jazyk: angličtinaHardvérový inžinier

Vyvíjajte v spoločnosti Cisco vysokorýchlostný sieťový hardvér novej generácie prostredníctvom návrhu, simulácie a overovania puzdier a prepojení ASIC. Zamerajte sa na integritu signálu a napájania v pokročilých puzdreniach.

Otvoriť