LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Alkalmazottak
A rendelkezésre álló profilinformációk szerint a Normal Computing 2022-ben alapított vállalat, de a termékeiről, szolgáltatásairól, iparágáról vagy a toborzási környezetéről nem adnak tájékoztatást. Az álláskeresők számára hasznos áttekintés elkészítéséhez további, a vállalatra vonatkozó részletekre van szükség.
LinkedIn
Állások a vállalatnál

FPGA hardvermérnök

Hozzon létre fizikából inspirálódó ASIC-terveket a mesterséges intelligencia és a félvezetőipari infrastruktúra számára. Vállaljon felelősséget az RTL-megvalósításért, a PCIe-validációért, az FPGA-prototípusokért és a szilícium beüzemeléséért.

USEgyesült ÁllamokCAKaliforniaNYNew York
250 000 $ – 340 000 $ / év
HibridTeljes munkaidőKözéphaladóSzeniorKötelező Nyelv: angolHardvermérnök
C++DockerPython

Leírás

  • Vezesse az FPGA-prototípusplatformok kiválasztását és beszerzését, majd helyezze üzembe őket a szilícium előtti RTL-validációhoz és szoftverfejlesztéshez.
  • Alakítsa át az összetett ASIC RTL-t FPGA-célokra, beleértve a több órajeles architektúrákat, a CDC-hidakat és a sűrű kialakítások időzítési zárását.
  • Integrálja a belső terveket külső és gyártói IP-kkel.
  • Irányítsa az AMD/Xilinx ökoszisztéma használatát, beleértve a Vivado IP Integratort, a transceivereket és a memóriavezérlőket.
  • Tervezze meg, valósítsa meg és validálja a nagy sebességű I/O-t, különösen a szabványos szerverek gyorsítókártyáihoz használt PCIe-t.
  • Készítsen FPGA-alapú tesztterveket a szilícium beüzemeléséhez, az eszközkarakterizáláshoz és az automatizált tesztkörnyezetekhez.
  • Fejlesszen Python- és C++-alapú hardverabsztrakciós szoftvereket, regisztertérképeket előállító megoldásokat, valamint automatizált build- és regressziós munkafolyamatokat.
  • Diagnosztizálja a laborban az időzítési és működési problémákat ILA/Vivado Analyzer, oszcilloszkópok és logikai analizátorok segítségével; végezzen BER- és szemdiagram-karakterizálást.
  • Működjön együtt nap mint nap a szilícium-, EDA- és kutatócsapatokkal az FPGA teljes életciklusa során.

Követelmények

  • Bizonyított iparági tapasztalat FPGA-tervek RTL-től az időzítés zárásán át a validált hardverig történő eljuttatásában.
  • Synthesishez szükséges SystemVerilog- és/vagy VHDL-szakértelem.
  • Magas szintű jártasság a Xilinx Vivado használatában, beleértve a synthesis, place and route, timing closure és IP-katalógus területeit.
  • Gyakorlati tapasztalat PCIe, AXI/AHB, SPI, UART, JTAG és más elterjedt interfészek megvalósításában és hibakeresésében.
  • Erős Python-ismeretek automatizáláshoz, teszteléshez és buildeszközökhöz.
  • Kártyaszintű beüzemelési és gyakorlati laboratóriumi hibakeresési készség.
  • Önálló munkavégzés, gyors alkalmazkodás és összetett, nem egyértelmű problémák megoldása hardver-, szoftver- és fizikai területen.
  • Cocotbhoz vagy UVM-hez hasonló verifikációs keretrendszerek ismerete előnyt jelent.
  • Gépi tanulási modellek FPGA-ra telepítésében vagy valós idejű, mikroszekundum alatti jelfeldolgozó folyamatok kiépítésében szerzett tapasztalat előnyt jelent.
  • Vegyes jelű ASIC-ekkel szerzett tapasztalat előnyt jelent.
  • A SERDES hangolásának és a jelintegritás alapjainak ismerete előnyt jelent.
  • Hardveres CI/CD-tapasztalat GitLab CI-vel és Docker-alapú build- és tesztmunkafolyamatokkal előnyt jelent.

Juttatások

  • Részvényjuttatás.
  • Esélyegyenlőséget biztosító munkáltató, amely elkötelezett a sokszínűség és a befogadás mellett.
  • Ésszerű alkalmazkodási lehetőségek fogyatékossággal élő személyek számára.

Kapcsolódó állások

Cisco

ASIC-tokozási jel- és tápellátás-integritási mérnök

Cisco
H1B-vízum szponzoraBiztonságHardverVállalat
USEgyesült ÁllamokCAKalifornia
155 000 $ – 222 600 $ / év
HibridTeljes munkaidőKözéphaladóSzeniorKötelező Nyelv: angolHardvermérnök

A Cisco következő generációs, nagy sebességű hálózati hardvereinek fejlesztése ASIC-tokozás és összeköttetések tervezésével, szimulációjával és validálásával. Fókuszban a jel- és tápellátás-integritás a fejlett tokozási megoldásokban.

Megnyitás