FPGA 하드웨어 엔지니어
물리학에서 영감을 얻은 ASIC 설계를 AI 및 반도체 인프라용 하드웨어로 구현합니다. RTL 구현, PCIe 검증, FPGA 프로토타이핑, 실리콘 bring-up을 담당합니다. FPGA 전체 수명 주기에서 실리콘, EDA, 연구팀과 긴밀히 협업합니다.
설명
- 실리콘 제작 전 RTL 검증과 소프트웨어 개발을 위한 FPGA 프로토타이핑 플랫폼의 선정, 조달, bring-up을 주도합니다.
- 멀티클록 아키텍처, CDC 브리지, 고밀도 설계의 타이밍 클로저를 포함해 복잡한 ASIC RTL을 FPGA 대상에 맞게 조정합니다.
- 내부 설계와 타사 및 공급업체 IP를 통합합니다.
- Vivado IP Integrator, 트랜시버, 메모리 컨트롤러를 포함한 AMD/Xilinx 생태계 활용을 이끕니다.
- 고속 I/O를 설계, 구현, 검증하며, 특히 표준 서버의 가속기 카드용 PCIe를 담당합니다.
- 실리콘 bring-up, 디바이스 특성 분석, 자동화 테스트 환경을 위한 FPGA 기반 테스트 설계를 구축합니다.
- Python 및 C++ 하드웨어 추상화 소프트웨어, 레지스터 맵 생성, 자동 빌드 및 회귀 워크플로를 개발합니다.
- ILA/Vivado Analyzer, 오실로스코프, 로직 분석기, BER 및 아이 다이어그램 분석을 사용해 실험실에서 타이밍과 기능 문제를 진단합니다.
- FPGA 전체 수명 주기에 걸쳐 실리콘, EDA, 연구팀과 매일 협업합니다.
지원 자격
- FPGA 설계를 RTL부터 타이밍 클로저까지 진행하고 검증된 하드웨어로 구현한 업계 경력.
- 합성에 필요한 SystemVerilog 및/또는 VHDL에 대한 전문 지식.
- 합성, 배치 및 배선, 타이밍 클로저, IP Catalog를 포함한 Xilinx Vivado 활용 능력.
- PCIe, AXI/AHB, SPI, UART, JTAG 및 기타 일반 인터페이스의 구현과 디버깅 실무 경험.
- 자동화, 테스트, 빌드 도구 개발에 활용할 수 있는 탄탄한 Python 역량.
- 보드 수준 bring-up 및 실험실에서 직접 문제를 디버깅하는 역량.
- 하드웨어, 소프트웨어, 물리학에 걸친 불명확한 문제를 독립적으로 빠르게 파악하고 해결하는 능력.
- Cocotb 또는 UVM과 같은 검증 프레임워크 경험 우대.
- 머신러닝 모델의 FPGA 배포 또는 실시간 서브마이크로초 신호 처리 파이프라인 구축 경험 우대.
- 혼합 신호 ASIC 경험 우대.
- SERDES 튜닝 및 신호 무결성 기본 지식 우대.
- GitLab CI 및 Docker 기반 빌드·테스트 워크플로를 이용한 하드웨어 CI/CD 경험 우대.
복리후생
- 주식 보상.
- 다양성과 포용을 위해 노력하는 기회 균등 고용주입니다.
- 장애가 있는 분을 위해 합리적인 편의를 제공합니다.
