하드웨어 엔지니어, 성능 모델링
Normal Computing의 물리학에서 영감을 얻은 AI ASIC용 트랜잭션 수준 성능 모델을 구축합니다. 모델 예측을 RTL, FPGA, 합성 결과와 비교해 하드웨어 아키텍처 결정에 활용합니다.
설명
- SystemC, C++ 또는 Python을 사용해 연산 타일, 메모리 계층 구조, 인터커넥트의 근사 사이클 정확 트랜잭션 수준 모델을 개발하고 유지합니다.
- 트랜잭션 수준 모델(TLM), RTL 결과와 물리 설계 데이터를 바탕으로 지연 시간, 대역폭, 에너지, 이용률, 점유율 매개변수를 보정해 엔드투엔드 AI 워크로드를 예측합니다.
- 트랜잭션 수준 점수판과 성능 검사를 갖춘 설계 검증용 참조 모델로 TLM을 제공합니다.
- 설계 검증(DV) 및 RTL 팀과 협력해 RTL 동작을 확인하고 TLM과의 일관성을 유지합니다.
- 하드웨어 로드맵에 맞춰 모델링 작업을 계획합니다.
- 버퍼 크기, 인터페이스 폭, 스케줄링 정책, 버스 구성에 따른 성능 영향을 조사합니다.
- 모델링 결과를 바탕으로 아키텍처 및 하드웨어 팀에 변경 사항을 제안합니다.
- TLM 결과를 RTL, FPGA 프로토타입, 합성 결과와 비교합니다.
- 아키텍처, 하드웨어 설계, DV 팀과 협력해 엔드투엔드 시스템을 개선합니다.
지원 자격
- 대형 반도체 기업에서 성능 모델링 경력 5년 이상.
- 아키텍처를 이해하고 효율적인 모델링 코드로 구현할 수 있는 역량.
- 다양한 모델링 기법과 프로그래밍 언어에 대한 경험.
- 뛰어난 문서 작성 및 구두 의사소통 능력.
- AI 가속 하드웨어 경험 우대.
- AccelForge, Timeloop/Accelergy, CACTI, McPAT, gem6 등의 아키텍처 수준 모델링 및 비용 도구 경험 우대.
- 설계 검증 방법론 경험 우대.
- 개발 워크플로에서 LLM 또는 에이전트 도구를 직접 사용한 경험 우대.
- 아날로그, 혼합 신호 또는 비정형 컴퓨팅 분야 경험 우대.
- LPDDR, HBM, DDR 등의 메모리 인터페이스 및 기타 I/O 경험 우대.
복리후생
- 다양성과 포용을 위해 노력하는 기회균등 고용주입니다.
- 장애가 있는 분에게 합리적인 편의를 제공합니다.
