硬件工程师，性能建模
为 Normal Computing 受物理启发的 AI ASIC 构建事务级性能模型。 将模型预测与 RTL、FPGA 和综合结果进行比较，为硬件架构决策提供依据。
描述
- 使用 SystemC、C++ 或 Python 开发并维护计算单元、存储层次结构和互连的近似周期精确事务级模型。
- 结合事务级模型（TLM）、RTL 结果及物理设计数据，校准延迟、带宽、能耗、利用率和占用率参数，以预测端到端 AI 工作负载表现。
- 将 TLM 用作设计验证参考模型，提供事务级记分板和性能检查。
- 与设计验证（DV）及 RTL 团队合作，确认 RTL 行为并确保 TLM 与之保持一致。
- 根据硬件路线图安排建模工作。
- 研究缓冲区大小、接口宽度、调度策略和总线配置对性能的影响。
- 根据建模结果，向架构和硬件团队提出变更建议。
- 将 TLM 结果与 RTL、FPGA 原型和综合结果进行比较。
- 与架构、硬件设计及 DV 团队协作，完善端到端系统。
任职要求
- 在大型半导体公司拥有至少五年性能建模经验。
- 能够理解架构并将其转化为高效建模代码。
- 熟悉多种建模技术和编程语言。
- 具备出色的书面和口头沟通能力。
- 具备 AI 加速硬件经验者优先。
- 具备 AccelForge、Timeloop/Accelergy、CACTI、McPAT 或 gem6 等架构级建模和成本工具经验者优先。
- 具备设计验证方法经验者优先。
- 具备在开发工作流中使用大型语言模型（LLM）或智能体工具的实践经验者优先。
- 接触过模拟、混合信号或非常规计算领域者优先。
- 具备 LPDDR、HBM、DDR 等存储器接口及其他 I/O 经验者优先。
福利待遇
- 我们是致力于多元化与包容性的机会均等雇主。
- 可为残障人士提供合理便利。
