LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Mitarbeitende
Die verfügbaren Profilangaben nennen Normal Computing als ein 2022 gegründetes Unternehmen, machen jedoch keine Angaben zu Produkten, Dienstleistungen, Branche oder Einstellungskontext. Für einen aussagekräftigen Überblick für Jobsuchende sind weitere unternehmensspezifische Informationen erforderlich.
LinkedIn
Stellen im Unternehmen

Hardware Engineer für Performance-Modellierung

Entwickle Transaktionsmodelle zur Leistung physikinspirierter KI-ASICs von Normal Computing. Vergleiche Modellprognosen mit RTL-, FPGA- und Syntheseergebnissen, um die Hardwarearchitektur zu optimieren.

USVereinigte StaatenCAKalifornienHybridVollzeitMittlere StufeSeniorErforderliche Sprache: EnglischHardwareingenieur
C++Python

Beschreibung

  • Entwickle und pflege approximative, taktg genaue Transaktionsmodelle für Rechen-Tiles, Speicherhierarchien und Verbindungen mit SystemC, C++ oder Python.
  • Nutze Ergebnisse von Transaktionsmodellen (TLM) und RTL zusammen mit Daten aus dem physischen Design, um Latenz-, Bandbreiten-, Energie-, Auslastungs- und Belegungsparameter für Prognosen zu KI-Workloads von Anfang bis Ende zu kalibrieren.
  • Stelle das TLM als Referenzmodell für die Designverifikation bereit, einschließlich transaktionsbasierter Scoreboards und Leistungsprüfungen.
  • Arbeite mit den Teams für Designverifikation (DV) und RTL zusammen, um das RTL-Verhalten zu bestätigen und das TLM damit abzugleichen.
  • Plane Modellierungsarbeiten passend zur Hardware-Roadmap.
  • Untersuche, wie sich Puffergrößen, Schnittstellenbreiten, Scheduling-Richtlinien und Buskonfigurationen auf die Leistung auswirken.
  • Leite aus den Modellierungsergebnissen Empfehlungen für Änderungen an Architektur und Hardware ab.
  • Vergleiche TLM-Ergebnisse mit RTL-, FPGA-Prototypen- und Syntheseergebnissen.
  • Arbeite mit den Teams für Architektur, Hardwaredesign und DV zusammen, um das Gesamtsystem weiterzuentwickeln.

Anforderungen

  • Mindestens fünf Jahre Erfahrung in der Performance-Modellierung bei einem großen Halbleiterunternehmen.
  • Nachgewiesene Fähigkeit, Architekturen zu verstehen und in effizienten Modellierungscode zu übertragen.
  • Erfahrung mit verschiedenen Modellierungstechniken und Programmiersprachen.
  • Sehr gute schriftliche und mündliche Kommunikationsfähigkeiten.
  • Erfahrung mit Hardware zur KI-Beschleunigung ist von Vorteil.
  • Erfahrung mit Modellierung auf Architekturebene und Kostentools wie AccelForge, Timeloop/Accelergy, CACTI, McPAT oder gem6 ist von Vorteil.
  • Erfahrung mit Methoden der Designverifikation ist von Vorteil.
  • Praktische Erfahrung mit dem Einsatz von LLMs oder agentischen Tools in Entwicklungsabläufen ist von Vorteil.
  • Berührungspunkte mit Analogtechnik, Mixed-Signal-Technik oder unkonventionellem Computing sind von Vorteil.
  • Erfahrung mit Speicherschnittstellen wie LPDDR, HBM und DDR sowie anderen Ein-/Ausgabeschnittstellen ist von Vorteil.

Zusatzleistungen

  • Arbeitgeber, der Chancengleichheit sowie Vielfalt und Inklusion verpflichtet ist.
  • Angemessene Vorkehrungen für Menschen mit Behinderungen sind verfügbar.

Ähnliche Stellen

Cisco

ASIC-Ingenieur für Signal- und Power-Integrity im Packaging

Cisco
Sponsor für H1B-VisumHardwareSicherheitUnternehmen
USVereinigte StaatenCAKalifornien
155.000 $ – 222.600 $ / Jahr
HybridVollzeitMittlere StufeSeniorErforderliche Sprache: EnglischHardwareingenieur

Entwickeln Sie bei Cisco leistungsstarke Netzwerktechnik der nächsten Generation – mit ASIC-Gehäuse- und Interconnect-Design, Simulation und Validierung. Der Schwerpunkt liegt auf Signal- und Power-Integrity bei modernen Packaging-Technologien.

Öffnen