Cisco

Sponsor für H1B-Visum Hardware Sicherheit Unternehmen

Cisco ist ein Technologieunternehmen für Geschäftskunden mit Schwerpunkt auf Netzwerken, Sicherheit und digitaler Infrastruktur. Das Portfolio umfasst Router, Switches, optische Transceiver, programmierbare Chips, Edge-Computing-Plattformen, Webex-Kollaborationstools, Lösungen für Observability, KI-gestützte Software und cloudverwaltete Dienste. Cisco unterstützt Unternehmen, Dienstanbieter und Regierungen bei der Planung, dem Betrieb und der Absicherung großer Netzwerke und Rechenzentren durch Technologie, professionelle Dienstleistungen, Schulungen und fortlaufenden Support.

Stellen im Unternehmen

ASIC-Ingenieur für Signal- und Power-Integrity im Packaging

Entwickeln Sie bei Cisco leistungsstarke Netzwerktechnik der nächsten Generation – mit ASIC-Gehäuse- und Interconnect-Design, Simulation und Validierung. Der Schwerpunkt liegt auf Signal- und Power-Integrity bei modernen Packaging-Technologien.

vor 2 Wochen

Vereinigte Staaten

Kalifornien

155.000 $ – 222.600 $ / Jahr

Hybrid Vollzeit Mittlere Stufe Senior Erforderliche Sprache: Englisch Hardwareingenieur

Beschreibung

Erstellen und dokumentieren Sie Designregeln für ultraschnelle Signalübertragung.
Erfüllen Sie die Produktziele für Leistungsaufnahme, Performance und Fläche.
Analysieren Sie Signal- und Power-Integrity in Package-Substraten.
Arbeiten Sie mit Layout-Teams zusammen, um Interposer-, Substrat- und PCB-Designs zu optimieren.
Entwickeln und dokumentieren Sie ASIC-Packages für eine qualitativ hochwertige Fertigung in großen Stückzahlen.
Führen Sie Extraktionen nach dem Layout durch und erstellen Sie Berichte.
Koordinieren Sie sich mit Systempartnern, Lieferanten und Designverantwortlichen.
Lösen Sie komplexe technische Probleme mithilfe fortschrittlicher Designregeln für Technologien.
Definieren, entwerfen und verifizieren Sie ASIC-Packages der nächsten Generation für Cisco-Plattformen.

Anforderungen

Bachelorabschluss in Elektrotechnik und mindestens 4 Jahre einschlägige Erfahrung mit Signal- und Power-Integrity, oder Masterabschluss und mindestens 2 Jahre, oder Promotion und mindestens 0 Jahre; gleichwertige einschlägige Berufserfahrung wird ebenfalls akzeptiert.
Kenntnisse in Hochgeschwindigkeits-Designprinzipien, darunter Leitungstheorie, Elektromagnetik, Streuparameter und Impedanznetzwerkanalyse.
Erfahrung mit der Anwendung von Hochgeschwindigkeits-Designprinzipien auf 56G-PAM4-SerDes-Architekturen, Kanalmodellierung und BER-Prognosen.
Erfahrung mit Signal- und Power-Integrity-Simulationen vor und nach dem Layout unter Verwendung von Cadence Sigrity, Ansys HFSS und Keysight ADS.
Erfahrung mit Layout-Prüfungen und der Validierung physischer Designs mithilfe von Cadence APD und Ansys-EM-Workflows.
Erfahrung mit SPICE für Analysen auf Schaltungsebene, Signalmodellierung und Leistungsvalidierung.
Fähigkeit, technische Konzepte schriftlich und mündlich für unterschiedliche Zielgruppen verständlich zu erklären.
Erfahrung mit Signal- und Power-Integrity für HBM- oder Hochgeschwindigkeits-Speicherschnittstellen ist von Vorteil.
Erfahrung mit UCIe- oder proprietären Die-to-Die-Schnittstellen ist von Vorteil.
Erfahrung mit modernen Packaging-Technologien, darunter CoWoS, EMIB und Interposer-basierte Designs, ist von Vorteil.
Erfahrung mit Vektornetzwerkanalyse ist von Vorteil.
Erfahrung mit IBIS ist von Vorteil.

Zusatzleistungen

Kranken-, Zahn- und Sehkraftversicherung.
401(k)-Plan mit Zuschüssen von Cisco.
Bezahlter Elternurlaub.
Absicherung bei kurz- und langfristiger Arbeitsunfähigkeit.
Grundlegende Lebensversicherung.
Cisco kann Restricted-Stock-Unit-Zuteilungen gewähren, die bei fortgesetzter Beschäftigung unverfallbar werden.
10 bezahlte Feiertage pro vollem Kalenderjahr.
Ein flexibler Feiertag für nicht freigestellte Beschäftigte.
Ein bezahlter freier Tag zum Geburtstag der beschäftigten Person.
Bezahlte Betriebsschließung zum Jahresende.
Vier bezahlte freie Tage für das persönliche Wohlbefinden.
16 bezahlte Urlaubstage pro vollem Kalenderjahr für nicht freigestellte Beschäftigte.
Berechtigte freigestellte Beschäftigte erhalten flexible Urlaubszeit ohne festgelegte Obergrenze.
80 Stunden Krankheitszeit zum Eintrittsdatum und danach jeweils am 1. Januar.
Bis zu 80 nicht genutzte Krankheitsstunden können in jedes Folgejahr übertragen werden.
Zusätzliche bezahlte Freistellung bei dringenden oder kritischen familiären Bedürfnissen.
Optional bis zu 10 bezahlte Freiwilligentage pro vollem Kalenderjahr.
Für Positionen außerhalb des Vertriebs können jährliche Boni verfügbar sein.

Ähnliche Stellen

51 – 200 Mitarbeitende

Vereinigte Staaten

Kalifornien Hybrid Vollzeit Mittlere Stufe Senior Erforderliche Sprache: Englisch Hardwareingenieur

C++Python

Entwickle Transaktionsmodelle zur Leistung physikinspirierter KI-ASICs von Normal Computing. Vergleiche Modellprognosen mit RTL-, FPGA- und Syntheseergebnissen, um die Hardwarearchitektur zu optimieren.

Öffnen

51 – 200 Mitarbeitende

Vereinigte Staaten

Kalifornien Hybrid Vollzeit Mittlere Stufe Senior Erforderliche Sprache: Englisch Hardwareingenieur

Entwickle Firmware und APIs für eingebettete SoCs in den KI- und Siliziumsystemen von Normal Computing. Schaffe Entwicklungsumgebungen für Simulation, Debugging, Verifizierung und Belastungstests.

Öffnen

51 – 200 Mitarbeitende

Vereinigte Staaten

Kalifornien Hybrid Vollzeit Senior Lead Erforderliche Sprache: Englisch Hardwareingenieur

Python

Verantwortung für Design-for-Test der physikinspirierten ASICs von Normal Computing – einschließlich Scan, ATPG, MBIST und Testbarkeit auf Siliziumebene. Gestaltung der DFT-Architektur sowie Verantwortung für Verifikation, Fertigungsreife und Tapeout.

Öffnen

51 – 200 Mitarbeitende

Vereinigte Staaten

Kalifornien Hybrid Vollzeit Mittlere Stufe Senior Erforderliche Sprache: Englisch Hardwareingenieur

Entwirf Mixed-Signal-Schaltungen, Speicher und Analog-IP für die angewandte KI und Halbleitersysteme von Normal Computing. Entwickle Siliziumtechnologie vom ersten Schaltungsentwurf bis zur Inbetriebnahme des Chips.

Öffnen

51 – 200 Mitarbeitende

Vereinigte Staaten

Kalifornien

New York

250.000 $ – 340.000 $ / Jahr

Hybrid Vollzeit Mittlere Stufe Senior Erforderliche Sprache: Englisch Hardwareingenieur

C++Docker Python

Setze physikbasierte ASIC-Designs für KI- und Halbleiterinfrastruktur in die Praxis um – mit Verantwortung für RTL-Implementierung, PCIe-Validierung, FPGA-Prototyping und die Inbetriebnahme von Silizium.

Öffnen

ASIC-Ingenieur für Signal- und Power-Integrity im Packaging

Entwickeln Sie bei Cisco leistungsstarke Netzwerktechnik der nächsten Generation – mit ASIC-Gehäuse- und Interconnect-Design, Simulation und Validierung. Der Schwerpunkt liegt auf Signal- und Power-Integrity bei modernen Packaging-Technologien.

Beschreibung

Anforderungen

Zusatzleistungen

Ähnliche Stellen

Hardware Engineer für Performance-Modellierung

Firmwareentwickler

Senior DFT-Hardwareingenieur

Senior-Ingenieur:in für analoge Hardware

FPGA-Hardwareingenieur