
ASICパッケージング・シグナル/電源インテグリティエンジニア
シスコでASICパッケージとインターコネクトの設計、シミュレーション、検証を行い、次世代の高速ネットワーク機器を開発します。 先進パッケージングにおけるシグナルインテグリティと電源インテグリティを担当します。
仕事内容
- 超高速信号の設計ルールを策定し、文書化する。
- 消費電力、性能、面積に関する製品目標を達成する。
- パッケージ基板のシグナルインテグリティと電源インテグリティを解析する。
- レイアウトチームと連携し、インターポーザー、基板、PCBの設計を最適化する。
- 大量生産と高品質を実現するASICパッケージを開発し、文書化する。
- レイアウト後の抽出を実行し、レポートを作成する。
- システムパートナー、ベンダー、設計リーダーと連携する。
- 先進技術の設計ルールを用いて複雑な技術課題に対応する。
- シスコのプラットフォーム向けに次世代ASICパッケージを定義、設計、検証する。
応募要件
- 電気工学の学士号と、関連するシグナル/電源インテグリティの実務経験4年以上、または修士号と経験2年以上、または博士号と経験0年以上。関連分野で同等の実務経験がある方も対象です。
- 伝送線路理論、電磁気学、散乱パラメータ、インピーダンスネットワーク解析など、高速設計の原則に関する知識。
- 高速設計の原則を56G PAM4 SerDesアーキテクチャ、チャネルモデリング、BER予測に適用した経験。
- Cadence Sigrity、Ansys HFSS、Keysight ADSを使ったレイアウト前後のシグナル/電源インテグリティシミュレーションの経験。
- Cadence APDおよびAnsys EMフローを使ったレイアウトレビューと物理設計の検証経験。
- SPICEを用いた回路レベルの解析、信号モデリング、性能検証の経験。
- 技術的な概念を、さまざまな対象者に文書と口頭で説明できる能力。
- HBMまたは高速メモリーインターフェースのシグナル/電源インテグリティ経験があれば尚可。
- UCIeまたは独自のダイ間インターフェースの経験があれば尚可。
- CoWoS、EMIB、インターポーザーを用いた設計など、先進パッケージングの経験があれば尚可。
- ベクトルネットワーク解析の経験があれば尚可。
- IBISの経験があれば尚可。
福利厚生
- 医療、歯科、眼科保険。
- シスコのマッチング拠出を含む401(k)プラン。
- 有給育児休暇。
- 短期および長期障害補償。
- 基本生命保険。
- シスコの譲渡制限付き株式ユニット(RSU)が付与される場合があり、継続勤務に応じて権利確定します。
- 各通年で有給休日10日。
- 非免除対象従業員はフローティングホリデーを1日取得できます。
- 誕生日に有給休暇を1日取得できます。
- 年末の有給休業期間。
- 個人の健康維持のための有給休暇4日。
- 非免除対象従業員は各通年で有給休暇16日。
- 対象となる免除対象従業員は、上限の定めがない柔軟な休暇を利用できます。
- 入社日および以降毎年1月1日に病気休暇80時間が付与されます。
- 未使用の病気休暇は年間最大80時間まで繰り越せます。
- 重大または緊急の家族の事情に応じた追加の有給休暇。
- 希望する場合、各通年で有給ボランティア休暇を10日取得できます。
- 営業職以外の職種では年次ボーナスが支給される場合があります。
