LogoFresh Jobs Ahead
Normal Computing
Normal Computing
51 – 200 Työntekijät
Saatavilla olevien yritystietojen mukaan Normal Computing on vuonna 2022 perustettu yritys, mutta niissä ei kerrota sen tuotteista, palveluista, toimialasta tai rekrytointitilanteesta. Työnhakijoille hyödyllisen yleiskuvan laatimiseen tarvitaan lisää yrityskohtaista tietoa.
LinkedIn
Yrityksen työpaikat

FPGA-laitteistosuunnittelija

Toteuta fysiikasta inspiraationsa saaneet ASIC-mallit tekoälyn ja puolijohdeinfrastruktuurin käyttöön. Vastaat RTL-toteutuksesta, PCIe-validoinnista, FPGA-prototyypeistä ja piirin käyttöönotosta.

USYhdysvallatCAKaliforniaNYNew York
250 000 $ – 340 000 $ / vuosi
HybridityöKokoaikainenKeskitasoSeniorVaadittu Kieli: englantiLaitteistoinsinööri
C++DockerPython

Kuvaus

  • Johda FPGA-prototyyppialustojen valintaa, hankintaa ja käyttöönottoa RTL:n validointiin ennen piirin valmistumista sekä ohjelmistokehitykseen.
  • Mukauta monimutkaista ASIC-RTL:ää FPGA-kohteille, mukaan lukien monikelloarkkitehtuurit, CDC-sillat ja tiheiden mallien ajoitusten sulkeminen.
  • Integroi sisäisiä malleja kolmannen osapuolen ja toimittajien IP-lohkoihin.
  • Ohjaa AMD/Xilinx-ekosysteemin käyttöä, mukaan lukien Vivado IP Integrator, lähetin-vastaanottimet ja muistiohjaimet.
  • Suunnittele, toteuta ja validoi nopeita I/O-liitäntöjä, erityisesti PCIe:tä palvelimiin asennettaville kiihdytinkorteille.
  • Rakenna FPGA-pohjaisia testimalleja piirin käyttöönottoon, laitteen karakterisointiin ja automatisoituihin testiympäristöihin.
  • Kehitä Python- ja C++-pohjaisia laitteiston abstraktio-ohjelmistoja, rekisterikarttojen generointia sekä automatisoituja koonti- ja regressiotyönkulkuja.
  • Selvitä ajoitus- ja toiminnallisuusongelmia laboratoriossa ILA/Vivado Analyzerin, oskilloskooppien, logiikka-analysaattorien sekä BER- ja silmädiagrammimittausten avulla.
  • Tee päivittäin yhteistyötä pii-, EDA- ja tutkimustiimien kanssa FPGA-kehityksen kaikissa vaiheissa.

Vaatimukset

  • Käytännössä osoitettu alan kokemus FPGA-mallien viemisestä RTL:stä ajoitusten sulkemisen kautta validoiduksi laitteistoksi.
  • Erinomainen SystemVerilogin ja/tai VHDL:n synteesiosaaminen.
  • Vahva Xilinx Vivado -osaaminen, mukaan lukien synteesi, sijoittelu ja reititys, ajoitusten sulkeminen sekä IP-kirjasto.
  • Käytännön kokemusta PCIe-, AXI/AHB-, SPI-, UART-, JTAG- ja muiden yleisten liitäntöjen toteutuksesta ja virheiden selvityksestä.
  • Vahva Python-osaaminen automatisointiin, testaukseen ja koontityökaluihin.
  • Vahvat taulutason käyttöönotto- ja käytännön laboratoriovianetsintätaidot.
  • Kyky työskennellä itsenäisesti, mukautua nopeasti ja ratkaista epäselviä ongelmia laitteiston, ohjelmistojen ja fysiikan parissa.
  • Kokemus verifiointikehyksistä, kuten Cocotybista tai UVM:stä, katsotaan eduksi.
  • Kokemus koneoppimismallien käyttöönotosta FPGA:ille tai reaaliaikaisten, alle mikrosekunnin signaalinkäsittelyketjujen rakentamisesta katsotaan eduksi.
  • Sekasignaalisten ASIC-piirien kokemus katsotaan eduksi.
  • SERDES-viritys ja signaalin eheyden perusteet katsotaan eduksi.
  • Kokemus laitteiston CI/CD:stä GitLab CI:n sekä Docker-pohjaisten koonti- ja testausprosessien avulla katsotaan eduksi.

Edut

  • Omistusosuus yrityksessä.
  • Yhdenvertaisia mahdollisuuksia tarjoava työnantaja, joka on sitoutunut monimuotoisuuteen ja osallisuuteen.
  • Kohtuulliset mukautukset vammaisille henkilöille.

Samankaltaiset työpaikat